[发明专利]固态成像装置和成像系统

说明书

本发明涉及固态成像装置和成像系统。该固态成像装置包括：第一放大器和第二放大器；耦合电容器，包括第一电极和第二电极；第一金属部件，被配置为连接第一放大器的输出端子和第一电极；和第二金属部件，被配置为连接第二放大器的输入端子和第二电极，其中在垂直于从第二电极向第二放大器的输入端子行进的线的横截面中，第一金属部件被布置在相对于第二金属部件的在第二金属部件之上、之下、左侧和右侧的方向中的至少两个方向上。

技术领域

本发明涉及固态成像装置和成像系统，并且更具体地涉及固态成像装置的输出电路。

背景技术

在日本专利申请公开No.2005-304077的图6中公开了一种读取固态成像装置的像素信号的技术。该技术涉及经由耦合电容器箝位上游源极跟随电路的输出信号并且将箝位的输出信号传输到下游源极跟随电路的输入。

发明内容

日本专利申请公开No.2005–304077中公开的技术的问题是下游源极跟随电路的输入单元中的大寄生电容使信号增益劣化。

本发明的目的是提供在信号增益劣化方面降低的固态成像装置。

根据本发明的一个实施例，提供了一种固态成像装置，包括：第一放大器和第二放大器；耦合电容器，包括第一电极和第二电极；第一金属部件，被配置为连接第一放大器的输出端子和第一电极；和第二金属部件，被配置为连接第二放大器的输入端子和第二电极，其中在垂直于从第二电极向第二放大器的输入端子行进的线的横截面中，第一金属部件被布置在相对于第二金属部件的在第二金属部件之上、之下、左侧和右侧的方向中的至少两个方向上。

根据以下参考附图对示例性实施例的描述，本发明的其它特征将变得清楚。

附图说明

图1是根据本发明的第一实施例的固态成像装置的电路框图。

图2是根据第一实施例的输出电路的电路图。

图3A是根据第一实施例的输出电路的布局平面视图，并且图3B和图3C是输出电路的截面图。

图4是根据本发明的第二实施例的固态成像装置的电路图。

图5是根据第二实施例的固态成像装置的时序图。

图6是根据本发明的第三实施例的输出电路的布局截面图。

图7是根据本发明的第四实施例的输出电路的布局截面图。

图8是根据本发明的第五实施例的输出电路的布局平面图。

图9是根据本发明的第六实施例的输出电路的电路图。

图10是根据本发明的第八实施例的固态成像装置系统的框图。

具体实施方式

现在将根据附图详细描述本发明的优选实施例。

(第一实施例)

图1是固态成像装置100的框图，固态成像装置100是根据本发明的第一实施例的固态成像装置的示例。该固态成像装置100是CMOS区域传感器，并且包括像素阵列10、垂直扫描电路11、定时发生器(TG)12、恒流电路13、列信号线14、放大器电路15、电荷累积单元16、水平扫描电路17、水平传输电路18、输出电路19和输出焊盘20。像素阵列10包括沿行方向和列方向以二维矩阵模式布置的多个像素(PIX)101。出于简化制图的目的，图1所示像素阵列10是4行乘以4列的矩阵。然而，像素101的数目没有特别的限制。此处的行方向和列方向分别指图中的横向方向和图中的纵向方向。在示例中，行方向对应于成像装置中的水平方向，并且列方向对应于成像装置中的垂直方向。