[发明专利]一种混合型三维片上网络

说明书

本发明实施例公开了一种混合型三维片上网络，包括：在垂直方向上进行堆叠的多个水平子层；其中，每个水平子层中的水平路由单元保持相同的拓扑结构；连接所述多个水平子层中位于同一竖直线上的水平路由单元的垂直总线；其中，所述垂直总线的数量与所述每个水平子层中的水平路由单元的数量相对应；控制所述垂直总线占用权的垂直总线控制器，通过将多个水平子层在垂直方向上堆叠，形成三维片上网络，增加了垂直方向的互连，缩短了芯片内部的全局互连长度，提高了芯片内部带宽，降低了数据传输的延迟与功耗。

技术领域

本发明涉及片上网络技术领域，更具体地说，涉及一种混合型三维片上网络。

背景技术

片上网络(Network-on-Chip，NoC)互连结构成为芯片体系结构设计的发展趋势，是未来片上IP核互连的有效解决方法之一。基于NoC架构的多核处理器片上系统可以实现计算和通信的分离，IP核构成的计算子系统可以独立完成计算任务，NoC构成的通信子系统，负责IP核之间高速数据交换。随着集成电路工艺进入14nm工艺时代，NoC的设计规模不断扩大，由于所有资源节点都布局于平面，且在二维平面上进行布局布线，各路由单元之间的互连线需横跨整个资源节点，因此二维NoC中互连线长度或者网络直径随着设计规模成倍增加。连线长度的增加直接带来了系统传输延时的上升，限制了数据传输频率的提高，同时由于全局连线长度和数据转发次数的增加，也会使系统的通信功耗增加。

因此，如何减少连线长度及网络直径，减少系统传输延时，降低通信的功耗是现在需要解决的问题。

发明内容

本发明的目的在于提供一种混合型三维片上网络，以减少连线长度及网络直径，减少系统传输延时，降低通信的功耗。

为实现上述目的，本发明实施例提供了如下技术方案：

一种混合型三维片上网络，包括：

在垂直方向上进行堆叠的多个水平子层；其中，每个水平子层中的水平路由单元保持相同的拓扑结构；

连接所述多个水平子层中位于同一竖直线上的水平路由单元的垂直总线；其中，所述垂直总线的数量与所述每个水平子层中的水平路由单元的数量相对应；

控制所述垂直总线占用权的垂直总线控制器。

优选的，所述垂直总线控制器包括：

用于存储位于同一竖直线上的水平路由单元发送的垂直总线占用请求信息的状态同步寄存器；

与所述状态同步寄存器相连，用于确认与所述位于同一竖直线上的水平路由单元相对应的垂直总线的占用信息的占用状态寄存器；

用于存储水平路由单元地址信息的本地地址存储器；

与所述本地地址存储器相连的第一比较器；

与所述本地地址存储器和所述占用状态寄存器相连的第二比较器。

优选的，所述拓扑结构为Spidergon拓扑结构。

优选的，所述水平路由单元包括：

顺时针端口、逆时针端口、对面方向端口、垂直总线端口和本地端口。

优选的，所述垂直总线端口，包括：

与所述第一比较器相连，用于控制所述水平路由单元接收数据的接收组件；

与所述第二比较器相连，用于控制所述水平路由单元发送数据的发送组件。

优选的，所述接收组件为与垂直总线相连的第一三态驱动电路。

优选的，所述发送组件为与垂直总线相连的第二三态驱动电路。

优选的，所述状态同步寄存器设置N-1个输入端口和1个输出端口；其中N为整数。