[发明专利]具有负载电流汇流导轨的低电感的电路装置

说明书

技术领域

本发明涉及一种电路装置，其中并联连接有两个或者多个半导体芯片，以便能够处理更高的负载电流。该并联电路此外通常通过一个或者多个键合线来实现，这些键合线完全地或者基本上(例如导轨支撑点，其位于相邻的半导体芯片之间并且键合至键合线)可选地从芯片上侧引至芯片上侧。负载电流的快速变化——例如如其在开关过程之中所出现的——能够由于不可避免的键合线和并联连接的半导体芯片的其他电气连接导体的电感而导致不期望的高的感应电压。这一点尤其是在当较大数量的半导体芯片并联连接时能够出现。例如，基于半导体基底材料碳化硅(SiC)或氮化镓(GaN)的半导体芯片通常以较小的芯片底面来加以制造，以便避免产量损失。这将引起以下后果，即为了达到该电路装置的期望的载流能力而必须并联连接有较大数量的同步地加以驱动的半导体芯片，因为半导体芯片的载流能力随着芯片底面的降低而下降(在相同的或者相似的芯片构造时)。通常来说多个芯片和所属的连接导线的装置将会引起高的漏电感并且并联电路的半导体芯片的不对称的运行在这种意义上意味着该并联电路的不同的半导体芯片的负载电流的显著的区别。

背景技术

保持这样的并联电路的较小的电感的传统的措施在于以一排的方式来设置该并联连接的半导体芯片，该排垂直于该电路装置的主电流方向地加以走向。在较小的半导体芯片(小于或者等于40mm²、小于或者等于25mm²、小于或者等于10mm²)的情况下为了达到较大的电流强度(例如400A至3000A或者更高)而需要非常高的数量的待并联连接的半导体芯片，例如IGBT，它们并联连接并且以相同的开关状态同时地加以运行。在具有并联连接的IGBT的该示例之中至该IGBT的续流二极管并不被视作“与该IGBT并联连接”，因为其并未与IGBT同时以相同的开关状态加以驱动。如果人员将所有待并联连接的半导体芯片以一排来加以设置，那么将会导致具有极端大的宽度的非常短的功率半导体模块，这然而并不总是有吸引力的，因为这将会损坏该装置的几何的边界条件。

发明内容

本发明的任务在于提供一种电路装置，其尤其为了具有可靠的每个半导体芯片约15A至40A的电流强度的更小的半导体芯片而具有多个半导体芯片的低电感的并联电路，该并联电路具有可接受的流经该电路装置的负载电流在单个的半导体芯片之上的均匀分布。

该任务将通过依据专利权利要求1的电路装置或者通过依据专利权利要求23的电路装置来加以解决。本发明的设计方案和改进方案为从属权利要求的主题。

第一方面涉及一种电路装置，其具有数量为至少两个的半导体芯片，所述半导体芯片被相继地设置为一排，所述一排以第一横向方向加以延伸。每个半导体芯片具有半导体主体以及第一负载连接端和第二负载连接端。所有的半导体芯片的多个第一负载连接端导电地相互连接并且所有的半导体芯片的多个第二负载连接端导电地相互连接。此外，该电路装置具有第一负载电流汇流导轨。用于所述半导体芯片中的每个的、具有第一连接位置和第二连接位置的至少一个电连接导体，在所述第一连接位置处所涉及的连接导体与所述第一负载连接端导电连接，在所述第二连接位置处所涉及的连接导体与所述第一负载电流汇流导轨导电连接。所述电路装置的外部连接端与所述第一负载电流汇流导轨导电连接。其中有：对于每个第一和第二半导体芯片，其第二连接位置沿着所述第一负载电流汇流导轨形成直接相邻的所有第二连接位置并且如此地相互加以设置，使得所述半导体芯片中的第一半导体芯片的第二连接位置沿着所述第一负载电流汇流导轨位于在所述半导体芯片中的所述第二半导体芯片的所述第二连接位置和所述外部的连接端之间，所有的连接导体的总电感为所述第一负载电流汇流导轨(71)的在所述半导体芯片中的第一半导体芯片的第二连接位置和所述半导体芯片中的所述第二半导体芯片的所述第二连接位置之间所构造的分段所具有的电感的至少两倍，通过所述所有的连接导体，所述半导体芯片中的所述第二半导体芯片的所述第一负载连接端连接至所述第一负载电流汇流导轨。

第二方面涉及一种第一电路装置和一种第二电路装置，它们分别根据依据第一方面所述的电路装置地加以构造。所述第一电路装置的所述半导体芯片的第一负载连接端与所述第二电路装置的所述半导体芯片的所述第二负载连接端持续地导电连接。由此能够例如实现低电感的桥式电路。