[发明专利]SOI器件及其制造方法

说明书

提供了一种SOI器件及其制造方法。一示例器件可以包括：SOI衬底，包括基底衬底、埋入绝缘层和SOI层；在SOI衬底上形成的半导体器件，包括位于SOI层中的源区和漏区以及位于源区和漏区之间的沟道区；在SOI层中形成的位于沟道区下方的后退阱，其中后退阱偏向源区或漏区一侧；以及在基底衬底中形成的背栅，其中，背栅与后退阱电耦合。

技术领域

本公开涉及半导体领域，更具体地，涉及一种具有非对称后退阱(RetrogradeWell，RW)和背栅的绝缘体上半导体(SOI)器件及其制造方法。

背景技术

完全耗尽(FD)绝缘体上半导体(SOI)场效应晶体管(FET)器件具有若干优点，例如，降低功耗和减小漏电等。由于能够消除翘曲(Kink)效应，所以FD SOI器件可以很好地抑制短沟道效应并实现接近理想的亚阈值斜率。

但是，FD SOI器件需要非常薄的SOI层，例如约10-20nm，以使其能够完全耗尽。这导致在工艺中对SOI层厚度控制的困难且对于Si损耗过于敏感。此外，薄的SOI层增加了外部电阻，且因此降低了器件性能。

发明内容

本公开的目的至少部分地在于提供一种具有非对称后退阱(RW)和背栅的SOI器件及其制造方法。

根据本公开的一个方面，提供了一种SOI器件，包括：SOI衬底，包括基底衬底、埋入绝缘层和SOI层；在SOI衬底上形成的半导体器件，包括位于SOI层中的源区和漏区以及位于源区和漏区之间的沟道区；在SOI层中形成的位于沟道区下方的后退阱，其中后退阱偏向源区或漏区一侧；以及在基底衬底中形成的背栅，其中，背栅与后退阱电耦合。

根据本公开的另一方面，提供了一种制造SOI器件的方法，包括：对于包括基底衬底、埋入绝缘层和SOI层的SOI衬底，在基底衬底中形成背栅；在SOI衬底上形成牺牲栅堆叠，并在SOI层中形成源区和漏区，在源区和漏区之间限定了沟道区；去除牺牲栅堆叠的至少一部分，并经由由于该至少一部分的去除而得到的空间，在SOI层中形成后退阱，其中后退阱偏向源区或漏区一侧，且后退阱与背栅电耦合；以及形成器件栅堆叠。

根据本公开的实施例，可以在SOI衬底中形成非对称RW。利用这种RW，可以在沟道区形成较薄的耗尽层，尽管SOI层可能较厚。另一方面，通过与RW电耦合的背栅，可以控制器件的阈值电压。而且，非对称RW可以降低与其相距较远的漏区或源区一侧的带间隧穿泄漏电流。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1-10是示意性示出了制造根据本公开实施例的SOI器件的流程的截面图；

图11是示意性示出了根据本公开实施例的SOI器件的截面图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。