[发明专利]内嵌微控制器的ARINC659总线控制器

权利要求书

1.一种内嵌微控制器的ARINC659总线控制器，其特征在于，包括：8051内核、BIU模块、BIU控制单元、BIU片外表存储器访问接口、Local_bus总线接口、MTM总线控制模块、通用输入输出接口；

所述8051内核、BIU控制单元、BIU片外表存储器访问接口、Local_bus总线接口、MTM总线控制模块、通用输入输出接口连接到片内总线上，实现各模块互连；

所述BIU控制单元与BIU模块连接，BIU模块连接到片外的ARINC 659总线；

BIU模块用于负责和ARINC 659总线相关的编解码、TDPA算法的执行，接收数据的检查任务；8051内核用于负责控制BIU模块的行为，管理BIU模块的反馈信息；

所述BIU模块包括如下模块：

脉冲接收模块，用于通过检测总线上的时钟线及数据线，判断当前的总线信息类别，同步信息类型，为后续的接收数据提供控制信号；

数据接收校验模块，用于接收总线数据信息，总线数据信息信息分为两类：一类是模块间的通信数据信息，另一类是长同步消息中存储的同步相关信息；数据接收校验模块还用于采用交叉校验的方式保证接收数据的正确性，根据不同的数据类型进行分类后将接收到的数据发送给存储器FIFO；

数据发送模块，用于在发送数据过程中，对数据进行编码，同时对发送数据进行自校验；

脉冲发送模块，用于通过获得控制信号，判断当前的BIU状态，同步信息类型，决定向总线上的时钟线及数据线发送何种同步脉冲，为总线上现场可更换模块LRM提供同步信息；

位同步模块，用于负责校准BIU模块接收的同步脉冲，使接收端接收的每一位信息都与发送端保持同步；

表驱动控制模块，用于通过读取表存储器中的命令控制字，来控制数据发送模块及数据接收校验模块，从而控制BIU模块何时发送，何时接收信息，并根据不同的帧周期，输出控制信号；

存储器FIFO，用于对待处理的数据进行暂存，并且分类保存待发送的数据和待接收的数据，将发送数据发给数据发送模块，并将接收数据通过数据总线发送给主机处理器。

2.根据权利要求1所述内嵌微控制器的ARINC659总线控制器，其特征在于，所述内嵌微控制器的ARINC659总线控制器中的所有模块都工作在60MHz时钟下，所述内嵌微控制器的ARINC659总线控制器采用全同步设计，只有一个时钟域，所述BIU模块中的总线收发接口在接收时采用120MHz时钟对信号进行采样。

3.根据权利要求1所述内嵌微控制器的ARINC659总线控制器，其特征在于，所述BIU控制单元，用于根据片内总线接口协议，实现BIU模块与8051内核、Local_bus总线接口模块的互连；

所述BIU片外表存储器访问接口，用于根据不同片外表存储器的读写时序，提供一个通用的存储器访问接口；

所述Local_bus总线接口，用于根据Local_bus总线读写时序，提供片外Host对片内资源的访问通道；

所述MTM总线控制模块，用于根据MTM总线读写时序，作为测试和维护总线接口；

所述通用输入输出接口，用于根据片内方向寄存器和数据寄存器的值，配置任意一路接口的输入输出方向和电平极性。

4.根据权利要求3所述的内嵌微控制器的ARINC659总线控制器，其特征在于，所述BIU控制单元包括如下模块：

片内表存储器，用于对命令表进行存储；

EDAC模块，用于对从片内表存储器中的读取的数据进行EDAC检测及更正；

命令表读写控制器，用于从片内表存储器中读取指令，并传递给EDAC模块进行检测，检测完后将更正的EDAC数据回写给片内表存储器；

命令区处理单元，用于对命令区命令进行读取译码，产生有效的命令传递给BIU模块；

BIU运行状态机为BIU模块最上层状态机，用于控制整个BIU模块的操作；

8051读写控制器，用于通过8051内核产生有效的配置寄存器读写控制信号。