[发明专利]半导体器件的形成方法

说明书

一种半导体器件的形成方法，包括：在第一区域衬底表面形成第一氧化层以及伪栅层，在第二区域衬底表面形成第一氧化层、第一阻挡层以及伪栅层，在第三区域衬底表面形成第一氧化层、第一阻挡层、第二阻挡层以及伪栅层；在衬底表面形成层间介质层；刻蚀去除第一区域、第二区域和第三区域的伪栅层；刻蚀去除第一区域的第一氧化层；对暴露出的第一区域衬底进行掺杂处理，降低氧化工艺氧化第一区域衬底的氧化速率；刻蚀去除第二区域的第一阻挡层和第一氧化层；采用氧化工艺在第一区域衬底表面形成第二氧化层，同时在第二区域衬底表面形成第三氧化层，且所述第二氧化层的厚度小于第三氧化层的厚度。本发明提高了半导体器件的电学性能。

技术领域

本发明涉及半导体制作技术领域，特别涉及一种半导体器件的形成方法。

背景技术

集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOSFET，Metal-Oxide-Semiconductor Field-Effect Transistor)，简称场效应管。

半导体器件的工作特性是由许多不同的场效应管的构造所决定的，包括栅介质层的厚度。其中，场效应管工作电压的上限，主要与栅介质层可承受的击穿电压有关，所述击穿电压主要决定与栅介质层的等效氧化物厚度(EOT，Equivalent Oxide Thickness)。等效氧化物厚度由材料的介电常数和物理厚度决定，材料的介电常数越高或物理厚度越小，则栅介质层的等效氧化物厚度越小。通常，工作在高电压下的场效应管的栅介质层需要较厚的等效氧化物厚度，工作在较低工作电压下的场效应管的栅介质层需要较薄的等效氧化物厚度。由于各种场效应管通常被设计用于不同的工作电压，因此制作具有多种等效氧化物厚度的场效应管成为目前的研究热点之一。

而随着半导体制造技术的飞速发展，集成电路朝向高器件密度、高集成度方向发展，半导体器件中的栅介质层的物理厚度不断减小，导致半导体器出现了漏电流增大的问题。

为解决漏电流增大的问题，当前提出的解决方法是，采用高k栅介质层材料代替传统的二氧化硅栅介质层材料，并使用金属作为栅电极层材料，以避免高k栅介质层材料与传统栅电极层材料发生费米能级钉扎效应。

然而，现有技术形成半导体器件的工艺复杂、成本高，且形成的半导体器件的电学性能有待提高。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，在满足不同场效应管对等效氧化物厚度的不同要求的同时，提高形成的栅介质层的质量，从而提高半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供包括第一区域、第二区域和第三区域的衬底，所述衬底表面形成有第一氧化膜，其中，所述第二区域和第三区域的第一氧化膜表面形成有第一阻挡膜，且所述第三区域的第一阻挡膜上形成有第二阻挡膜；在所述第一区域的第一氧化膜表面、第二区域的第一阻挡膜表面、以及第三区域的第二阻挡膜表面形成伪栅膜；图形化所述伪栅膜、第二阻挡膜、第一阻挡膜以及第一氧化膜，在第一区域的衬底表面形成第一氧化层以及伪栅层，在第二区域的衬底表面形成第一氧化层、第一阻挡层以及伪栅层，在第三区域的衬底表面形成第一氧化层、第一阻挡层、第二阻挡层以及伪栅层；在所述衬底表面形成层间介质层，且层间介质层顶部与伪栅层顶部齐平；刻蚀去除所述第一区域、第二区域和第三区域的伪栅层；刻蚀去除所述第一区域的第一氧化层，暴露出第一区域部分衬底表面；对所述暴露出的第一区域衬底进行掺杂处理，降低氧化工艺氧化第一区域衬底的氧化速率；刻蚀去除所述第二区域的第一阻挡层和第一氧化层；采用氧化工艺对所述暴露出的第一区域衬底、第二区域衬底进行氧化处理，在第一区域衬底表面形成第二氧化层，同时在第二区域衬底表面形成第三氧化层，且所述第二氧化层的厚度小于第三氧化层的厚度，所述第三氧化层的厚度小于第一氧化层的厚度。

可选的，所述第一阻挡膜与第二阻挡膜的材料相同；所述第三区域的第一阻挡膜与第二阻挡膜之间还形成有中间膜，且所述中间膜的材料与第一阻挡膜的材料不同；所述第三区域的第一阻挡层与第二阻挡层之间还形成有中间层。