[发明专利]一种避免在形成金属硅化物工艺中接触孔尺寸偏移的方法

说明书

本发明提出一种避免在形成金属硅化物工艺中接触孔尺寸偏移的方法，其包括：提供已经形成接触通孔的晶圆，进行SiCoNi预清洗之后再进行金属镍沉积，然后进行两次退火以形成镍硅化物，用湿法清除残余金属之后，用原子层氧化硅沉积方法在接触通孔里沉积一定厚度的氧化硅，以补偿在SiCoNi预清洗过程中损失的侧壁氧化硅，避免接触孔因为侧壁氧化硅损失导致尺寸扩大，最后再完成阻挡层和金属钨填充工艺。因此，本发明提出的技术方法，能够很好地解决后形成金属硅化物工艺中接触孔偏移的问题，避免电性能偏移和器件失效。

技术领域

本发明涉及半导体器件及加工制造领域，更具体地说，涉及一种避免在形成金属硅化物工艺中接触孔尺寸偏移的方法。

背景技术

随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，很多新的方法被运用到器件制造工艺中，以满足器件的需求。在65nm时代，漏电一直是降低处理器良品率、阻碍性能提升和减少功耗的重要因素。随着处理器采用了45nm工艺，相应的核心面积会减少，导致单位面积的能量密度大幅增高，漏电问题将更加凸显，如果不很好解决，功耗反而会随之增大。

传统的二氧化硅栅极介电质的工艺已遇到瓶颈，无法满足45nm处理器的要求，而高介电常数金属闸极(high k metal gate，简称HKMG)技术能够避免栅氧化层进一步减薄导致的严重栅极漏电问题，相比传统工艺，High-K金属栅极工艺可使漏电减少10倍之多，使功耗也能得到很好的控制。而且，如果在相同功耗下，理论上性能可提升20％左右。因此，HKMG新技术，在增加处理器的晶体管总数或缩小处理器体积的同时，还能提供更高的性能和更低的功耗，令产品更具竞争力。被广泛应用于28nm以下工艺节点。

请参阅图1，图1为现有技术中HKMG的基本结构示意图。在HKMG制造工艺中，目前的主流技术是所谓的High k Gate-last技术。High k Gate-last技术是用于制作金属栅极结构的一种工艺技术，这种技术的特点是在对硅片进行漏/源区离子注入操作以及随后的高温退火工艺步骤完成之后，再形成金属栅极；与此相对的是High k Gate-first工艺，这High k Gate-first工艺的特点是在对硅片进行漏/源区离子注入操作以及随后的退火工艺步骤完成之前便生成金属栅极。

用High k Gate-last技术替代High k Gate-first技术的原因如下：在工艺过程中，当high k沉积完成之后还需要进行PDA工艺，及淀积后退火(post deposition anneal)工艺，该工艺温度一般大于500℃，其作用是改善high k介质(一般是氧化铪)的质量。

本领域技术人员清楚，金属硅化物(Silicide)在高温下会发生镍扩散，引起漏电问题，严重影响器件可靠性，在这种情况下，为了避免过早形成金属硅化物(例如，Silicide)，之后需引入温度限制，一般形成Silicide之后的工艺温度不会超过480℃，在HKMG结构完成之后再形成金属硅化物(High k Gate-last)技术自然被应用到HKMG制造工艺中。

Through Contact Silicide技术是silicide last技术的一种，其工艺流程如图2所示。现有技术中采用Through Contact Silicide工艺技术方法的流程步骤如下：

步骤S01：形成漏源区的接触通孔；

步骤S02：形成硅化物；

步骤S03：金属钨填空；

步骤S04：后续工艺形成栅极接触，然后进入后端互连工艺流程。

从上述步骤可以看出，其主要工艺特点是在接触通孔刻蚀之后再进行源漏区的Silicide工艺，也就是金属钨填充之前才开始Silicide工艺。需要强调的是，这里的接触通孔并不一定是传统工艺中的圆孔结构，为了保证源漏区上能够形成足够面积的硅化物，通孔可以是长条形(俯视)。