[发明专利]半导体器件的制造方法

说明书

一种半导体器件的制造方法，包括：形成半导体衬底，所述半导体衬底中形成有待连接结构；在所述半导体衬底上依次形成介电层和金属硬掩模层；以所述金属硬掩模层为掩模刻蚀所述介电层，在所述介电层内形成露出所述待连接结构的沟槽和通孔；去除所述金属硬掩模层后，向所述沟槽和通孔内填充导电材料，以形成互连结构。本发明通过刻蚀金属硬掩模层和介电层以形成沟槽和通孔后，向沟槽和通孔内填充导电材料之前去除金属硬掩模层，以释放金属硬掩模层内残留的应力，减小所述应力所引起的介电层形变，使位于介质层中的沟槽和通孔具有较好的形貌，从而减少金属导电层空洞缺陷，进而防止金属方块电阻变高，提高了半导体器件的电性稳定性和可靠性。

技术领域

本发明涉及半导体领域，尤其涉及一种半导体器件的制造方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸越来越小，后段互连电阻电容(Resistance Capacitor，简称RC)延迟出现显著增加的趋势，为了减少RC延迟，多孔低介电常数材料在半导体制造中被广泛使用。

随着集成电路特征尺寸越来越小，后段沟槽和通孔的刻蚀工艺也变得越来越具有挑战性，为了解决这个问题，引入了金属硬掩模层双大马士革工艺，所述双大马士革工艺是在介电层内形成通孔和沟槽，然后以进行金属材料等填充物填充所述通孔和沟槽的一种常用工艺；双大马士革工艺根据刻蚀方式主要分为先沟槽刻蚀、先通孔刻蚀和沟槽通孔一体化刻蚀等三种技术，目前主要采用沟槽通孔一体化刻蚀。

但是现有金属硬掩模层双大马士革工艺容易引起金属导电层空洞缺陷或金属方块电阻变高的问题。

发明内容

本发明解决的问题是提供一种半导体器件的制造方法，提高通孔填充质量，进而提高半导体器件的电性稳定性和器件可靠性。

为解决上述问题，本发明提供一种半导体器件的制造方法。包括如下步骤：

形成半导体衬底，所述半导体衬底中形成有待连接结构；

在所述半导体衬底上形成介电层；

在所述介电层上形成金属硬掩模层；

以所述金属硬掩模层为掩模刻蚀所述介电层，在所述介电层内形成露出所述待连接结构的沟槽和通孔，所述沟槽底部和通孔顶部相连通且所述沟槽开口尺寸大于所述通孔开口尺寸；

形成沟槽和通孔后，去除所述金属硬掩模层；

去除所述金属硬掩模层后，向所述沟槽和通孔内填充导电材料，以形成互连结构。

可选的，去除所述金属硬掩模层的工艺为干法刻蚀工艺或湿法刻蚀工艺。

可选的，去除所述金属硬掩模层的工艺为干法刻蚀工艺，形成所述沟槽和通孔的步骤包括主刻蚀工艺，以及主刻蚀工艺之后的过刻蚀工艺；

在主刻蚀工艺之后，过刻蚀工艺之前，采用第一刻蚀工艺去除所述金属硬掩模层，或者，在过刻蚀工艺之后，采用第二刻蚀工艺去除所述金属硬掩模层，或者，在主刻蚀工艺之后过刻蚀工艺之前进行第一刻蚀工艺且在过刻蚀工艺之后进行第二刻蚀工艺以去除所述金属硬掩模层。

可选的，所述第一刻蚀工艺采用刻蚀气体或刻蚀气体与中性气体构成的混合气体进行刻蚀；所述第二刻蚀工艺采用刻蚀气体进行刻蚀。

可选的，所述第一刻蚀工艺为等离子体干法刻蚀，工艺温度为40℃至80℃，工艺低频功率为0W，工艺高频功率为100W至200W，压强为20mTorr至60mTorr，工艺时间为10秒至20秒。

可选的，所述第一刻蚀工艺采用的刻蚀气体为CF₄或NF₃。

可选的，所述第一刻蚀工艺采用的刻蚀气体的气体流量为100sccm至500sccm。