[发明专利]用于被动像素的取样控制电路与其方法

说明书

技术领域

本发明是一种取样控制技术，且特别是有关于一种用于被动像素的取样控制电路与其方法。

背景技术

在被动像素感测器(Passive Pixel Sensor,PPS)的光感测器阵列(photo sensor array)架构中，有时使用积分器(integrator)来累积像素内部电荷以利将信号转换成电压再向外传输。然而由于感测器阵列设计间的差异，积分累积的电荷不尽相同，充电所需时间也不相同。信号的取样透过外部电路的取样信号，一般而言取样的时间点取决于薄膜晶体管(Thin Film Transistor,TFT)的电性特性与像素内部充电状况，但是外部电路无法得知像素内实际状况，取样的确切时间点也只能依照过去经验设定为固定值，导致额外的电荷累积在积分器内。

因此，如何依照每次充电时间不同而改变取样时间点，以准确地取得像素内部电荷信息，实属当前重要研发课题之一，亦成为当前相关领域极需改进的目标。

发明内容

为了根据像素实际充电状况决定取样信号时间点，本发明内容的一态样是提供一种用于被动像素(passive pixel)的取样控制电路，其包括积分电路、相关式双重取样(correlated double sampling,CDS)电路、电流检测电路与取样仲裁器(sampling arbiter)，其中积分电路电性耦接至像素开关，相关式双重取样电路电性耦接至该积分电路。积分电路包括积分电容。像素开关用以根据充电控制信号以电性连接或电性隔离积分电路与被动像素。电流检测电路用以量测反映积分电容的电容电流的相关信息。取样仲裁器用以在检测到该相关式双重取样电路所接收的重置信号同时，依据该充电控制信号的位准，当判定该电容电流与电流门槛值的关系符合预定条件时，输出控制信号至相关式双重取样电路，藉以启动相关式双重取样电路去取样积分电路的输出电压。

本发明内容的又一态样为一种用于被动像素的取样控制方法，包括：透过像素开关根据充电控制信号以电性连接或电性隔离积分电路与被动像素，其中该积分电路包含积分电容；透过电流检测电路量测反映积分电容的电容电流的相关信息；透过取样仲裁器在检测到相关式双重取样电路所接收的重置信号同时，依据充电控制信号的位准，当判定电容电流与电流门槛值的关系符合预定条件时，输出控制信号至相关式双重取样电路，藉以启动相关式双重取样电路去取样积分电路的输出电压。

综上所述，本发明内容系以检测流经积分电路包含的积分电容的电流值以决定像素充电完成的时间点，并且在此时间点取样积分电路的输出电压。相较于现有技术设定固定的时间数值进行取样的方式，本发明可根据积分电路耦接的像素感测器，依据实际上像素充电完成的时间点取样输出电压，提高取样控制电路的应用在不同像素设计的范围，并同时提升像素充电电压的取样准确性。

以下将以实施方式对上述的说明作详细的描述，并对本发明内容的技术方案提供更进一步的解释。

附图说明

为让本发明内容的上述和其他目的、特征、优点与实施例能更明显易懂，附图说明如下：

图1说明本发明内容一实施例的用于被动像素(passive pixel)的取样控制电路示意图；

图2说明本发明内容一实施例的用于被动像素的取样控制电路示意图；

图3说明本发明内容一实施例的用于被动像素的取样控制电路示意图；

图4说明本发明内容一实施例的用于被动像素的取样控制电路示意图；

图5说明本发明内容一实施例的被动像素透过电子累积式(electron accumulation)充电的信号时序图；

图6说明本发明内容一实施例的被动像素透过电洞累积式(hole accumulation)充电的信号时序图；

图7说明本发明内容另一实施例的用于被动像素的取样控制方法流程图，其中被动像素透过电子累积式充电；以及

图8说明本发明内容另一实施例的用于电洞累积式被动像素的取样控制方法流程图，其中被动像素透过电洞累积式充电。

其中，附图标记：

为让本发明内容的上述和其他目的、特征、优点与实施例能更明显易懂，所附符号说明如下：

100、200、300、400：用于被动像素的取样控制电路

110：积分电路

120：相关式双重取样电路

122：次级电路

130：电流检测电路

140：取样仲裁器

150：像素开关