[发明专利]一种卷积交织方法和卷积交织器

说明书

本发明公开了一种卷积交织方法和装置，包括：将卷积交织的每一个支路在SDRAM中的地址偏移初始化为B‑1；进行卷积交织时：将卷积交织的每一个支路的初始化地址加上该支路的当前地址偏移，作为该支路的数据在SDRAM中的实际存取地址；当所述卷积交织中的第i支路在SDRAM中的地址偏移等于(i‑1)×M时，将该第i支路的地址偏移复位为B‑1；其中，B为所述卷积交织的总支路数，i为大于等于2且小于等于B的正整数，M为所述卷积交织的交织深度。本发明实现了卷积交织过程中各个支路之间较低的地址跳变，大大减少了在SDRAM中访问数据时地址的跨区间跳变，进而实现高效的时域卷积交织，处理一个超帧所用的时钟周期明显减少，对比现有设计，提升吞吐率可达到64％。

技术领域

本发明涉及数字电视技术，特别涉及一种在SDRAM中进行的时域卷积交织的方法和卷积交织器。

背景技术

交织技术是移动通信系统中不可缺少的一部分。交织器的作用是将数据或数据块的发送顺序打乱，目的在于减少数据或数据块在传送过程中出现的突发错误。

卷积交织是交织技术的一种。一个典型的卷积交织器需要的存储容量为B×(B-1)×M/2个符号单元，其中B为交织支路数目，也被称作交织宽度，M为交织延迟周期，也被称作交织深度，其原理如图1所示。

如图1所示，卷积交织器中，共有B行，表示B个支路。其中第1支路直接输出，无需缓存。从图1中可以看出，卷积交织器所需的存储容量为B×(B-1)×M/2个符号单元。交织过程为：原始数据流从左侧输入，比特流中的每个bit(比特)数据流在左侧的输入端按顺序依次进入第1支路到第B支路中，每一支路延迟不同的符号周期，第1支路无延迟(即直接输出)，第2支路延迟M个符号周期后输出，第3支路延迟2M个符号周期后输出……第B支路延迟(B-1)M个符号周期后输出，每个支路的交织数据从右侧输出。

我国数字电视标准DTMB(Digital Television Terrestrial MultimediaBroadcasting，数字电视地面多媒体广播)标准中应用了卷积交织作为时域交织，其中采用52条支路，即B＝52，交织深度为240或者720个符号，即M＝240或者M＝720。

当B和M值较大时，使用片上存储器资源消耗过大，采用成本低、容量大、速度高的SDRAM是一种较好的解决方案。

SDRAM(Synchronous Dynamic Random Access Memory，同步动态随机存储器)的发展至今已经经历了几代，包括第一代的SDR SDRAM，第二代的DDR SDRAM，第三代的DDR2SDRAM，第四代的DDR3SDRAM以及更高到DDR5等器件。SDRAM利用行列地址复用的技术访问芯片内部单元，采用了多体(Bank)存储器结构和突发模式，能连续传输一整块而不是一段数据，在高速数据采集系统中具有很大的应用价值。

SDRAM的各代存储器，均存在两个特点：

1、地址选通需要先选通行地址，然后选通其他地址，如果出现频繁的地址跳变，则会造成很大的开销；

2、SDRAM存储器的读写均采用突发模式，即突发读，突发写，突发长度不一，一般为4或8。

对于上述SDRAM存储器的第1个特点来说：

为了提高SDRAM存储器的性能，必须提高内存工作效率，也就是减小寻址等操作所占用的时间比重。以对内存的读取为例，在非数据传输时，有三个重要参数，分别是tRCD，CL和tRP；其中，tRCD决定了行寻址(有效)至列寻址(读/写命令)之间的间隔，CL决定了列寻址到数据进行真正被读取所花费的时间，tRP则决定了相同L-Bank(逻辑Bank)中不同工作行转换的速度。下面是对于一次随机读取所遇到的3种情况：