[发明专利]一种形成NMOS晶体管装置的锗通道层、NMOS晶体管装置和CMOS装置的方法

说明书

一种形成用于NMOS晶体管装置的锗通道层的方法，该方法包括：a.提供具有侧壁的沟槽，所述侧壁由介电材料结构限定并邻接硅基材的表面；b.在所述表面上的所述沟槽中种植晶种层，所述晶种层具有前表面，所述前表面包含具有(111)取向的分面；c.在所述沟槽中的所述晶种层上种植应变弛豫缓冲层，所述应变弛豫缓冲层包含硅锗；d.在所述应变弛豫缓冲层上种植包含锗(Ge)的通道层；以及相关NMOS晶体管装置和CMOS装置。

技术领域

本发明涉及制造晶体管装置(优选NMOS晶体管装置)的锗通道层和相关装置的方法。

背景技术

在CMOS生产中，通常需要使单一基材上具有各NOMS和PMOS晶体管装置的拉伸应变/无应变的和压缩应变的通道结构的组合。

现有技术方案是针对拉伸和压缩应变的通道结构(通道层)提供不同的通道材料。

使用诸如Ge基或III-V基的通道材料带来了特定问题。在先进技术节点上，迫切地需要与常规应变和无应变Si通道参照装置相比具有较高迁移率的通道材料，旨在进一步加强装置性能。

因此，锗基通道材料的营业用被认为是现有技术水平。

在Yang,Appl.Phys.Lett.91,102103(2007),(111)中，Ge表面性质被报道为：与侧壁(110)或顶部(100)Ge表面相比，在任何通道应变条件下都具有改进的电子传递。

需要允许制造在基材上使用相同通道材料(例如锗基通道材料)的拉伸应变和压缩应变的通道结构的方法。

其中，一大挑战是生产Ge n-通道装置。实际上，需要内在电子迁移率高的低缺陷弛豫Ge翅片(low defective relaxed Ge fins)。在常规平面Ge nFET(例如具有(100)-Ge作为主要载体传送平面)中，已广泛报道了使用标准栅叠的迁移率较差。作为最近期的示例，C.H.Lee等在VLSI 2014，technology symposium，第144页(技术研讨会(technologysymposium))中报道了300cm2/V.s的迁移率值，而在(111)-取向表面(平面)上迁移率可超过400cm2/V.s。

发明内容

本发明的目的是提供制造NMOS晶体管装置或NMOS晶体管装置的锗通道层的方法，通过该方法生产了低缺陷(低于1E8/cm³)弛豫Ge翅片结构，其还具有高载体迁移率(对于孔，高于50cm²/V.s，且对于电子，高于100cm²/V.s)。

根据本发明，使用显示第一独立权利要求的技术特性的方法实现该目的。

根据本发明的第一方面，公开了形成NMOS晶体管装置的锗通道层的方法，该方法包括：

a.提供具有侧壁的沟槽(第一沟槽)，该侧壁由介电材料结构限定并邻接硅基材的表面，该沟槽优选具有(001)取向；

b.在表面上的沟槽中种植晶种层，所述晶种层具有前表面，该前表面包含具有(111)取向的分面(facet)；

c.在沟槽中的晶种层上种植应变弛豫缓冲层，该应变弛豫缓冲层包含硅锗；

d.在应变弛豫缓冲层上种植包含锗(Ge)的通道层。

一个优势在于：晶种层在随后的应变弛豫缓冲层沉积期间促进形成具有(111)分面的前表面。优选地，基材是包含STI(浅沟槽隔离)的基材，且介电材料结构包含STI结构，后者例如包含二氧化硅。然后，在包含STI的基材中提供沟槽可包括对位于各相邻STI结构对之间的相应硅突出物开槽。