[发明专利]一种抗单粒子辐射的场效应晶体管及其制备方法

说明书

技术领域

本发明涉及半导体集成电路辐射效应领域，尤其涉及一种抗单粒子辐射的场效应晶体管及其制备方法。

背景技术

金属-氧化物-半导体场效应晶体管MOSFET广泛应用于集成电路之中，但MOSFET在空间或地面环境下容易受到单粒子辐射效应的影响。当一定能量的重离子、质子、中子、电子等粒子入射MOSFET时，由于粒子的离化效应，半导体材料内将产生大量电子空穴对。当半导体材料内存在电势分布时，电子空穴对将在电场的作用下运动，分别被阳极和阴极吸收，形成瞬态电流或电压脉冲。瞬态脉冲将在电路内传播，一般称作单粒子瞬态脉冲(SET)。若瞬态脉冲传播至锁存器或存储单元，错误信息则有可能被存储，造成存储单元信息的错误翻转，一般称作单粒子翻转SEU。

在现有单粒子效应加固技术中，通常从三方面入手：瞬态脉冲的产生、瞬态脉冲的传播和锁存。而第一类加固手段可以分为两类：工艺加固RHBP和设计加固RHBD。其中，工艺加固包括三阱工艺(triple-well)、绝缘体上硅SOI等手段，这类方法通常都是通过阻断电荷收集通路，从而减小电离电荷收集的范围和数目，最终达到减小瞬态脉冲的目的。设计加固手段通常包括阱接触密度的调整、保护环(guardband)等。提高阱接触的密度可以有效去除敏感区内电离电荷，从而一定程度上抑制瞬态脉冲，但这类方法通常以增大版图面积为代价。另外，还可以通过增大MOSFET的栅长和栅宽来降低器件和电路对单粒子辐照的敏感性，但由于器件的栅长和栅宽同时也是影响常规性能的重要参数，且增大栅长、栅宽与提高集成度相违背，因而这种方法的使用受到了限制。

从瞬态脉冲的传播入手，可以通过增加冗余结构来降低电路对单粒子辐照的敏感性，例如加入过滤结构等。从瞬态脉冲的锁存入手，可以通过对锁存单元进行加固来实现，如保护门(guardgate)、DICELatch等。

现有技术中MOSFET结构如图1所示，包括：衬底01；在衬底上的浅槽隔离区(STI)02，在衬底上且被STI包围的源区03和漏区04；位于源区和漏区中间的栅介质05。

发明内容

为了克服现有抗单粒子辐射加固方法中存在的问题，本发明提出一种带有冗余电极的MOSFET，可以减小单粒子辐照引起的瞬态脉冲。

本发明的一个目的在于提供一种抗单粒子辐射的场效应晶体管。

本发明的抗单粒子辐射的场效应晶体管包括：衬底、浅槽隔离区、掺杂区、源区、漏区、冗余电极区、主管栅介质、冗余栅介质、主管栅极和冗余栅极；其中，掺杂区形成在衬底上；浅槽隔离区包围掺杂区并嵌在衬底内；在掺杂区内依次为源区、漏区和冗余电极区，源区、漏区和冗余电极区彼此之间具有距离；在掺杂区上且位于源区和漏区之间形成主管栅介质；在掺杂区之上且位于漏区和冗余电极区之间形成冗余栅介质；在主管栅介质和冗余栅介质上分别形成主管栅极和冗余栅极。

衬底采用体硅。

冗余电极区的掺杂类型与衬底的杂质类型相反。源区和漏区的掺杂类型相同，冗余电极区的掺杂类型与源区和漏区的掺杂类型相同。对于n型MOSFET，冗余电极区掺杂为磷；对于p型MOSFET，冗余电极区掺杂为硼。

冗余电极区可以为冗余阳极也可以为冗余阴极，是由MOSFET的n型或p型决定的；对于n型MOSFET，冗余电极区为冗余阳极，冗余电极区接高电压，冗余栅极接低电压；对于p型MOSFET，冗余电极区为冗余阴极，冗余电极区接低电压，冗余栅极接高电压。

冗余栅介质的长度可以与主管栅介质的长度相同或不同。

冗余电极区的宽度可以与源区和漏区的宽度相同或不同；冗余电极区的长度可以与源区和漏区的长度相同或不同。

主管栅介质和冗余栅介质的材料采用氧化硅SiO₂、氮氧硅SiON或其他高介电常数材料。

本发明的另一个目的在于提供一种抗单粒子辐射的场效应晶体管的制备方法。

本发明抗单粒子辐射的场效应晶体管的制备方法，包括以下步骤：

1)在衬底上形成掩模层；

2)利用光刻技术刻蚀掩膜层，并刻蚀衬底形成沟槽，淀积形成浅槽隔离区；

3)采用化学机械抛光对表面进行平整化处理；

4)对被浅槽隔离区包围衬底的表层进行掺杂形成掺杂区，热生长一层栅介质材料，并淀积栅电极材料；

5)采用具有主管栅介质和冗余栅介质图案的光刻板，进行光刻，在掺杂区上形成主管栅介质和冗余栅介质，并同时形成在主管栅介质和冗余栅介质上的主管栅极和冗余栅极；