[发明专利]阵列基板、阵列基板的制造方法及显示装置

说明书

本发明提供一种阵列基板的制造方法，其特征在于，所述阵列基板的制造方法包括：在所述基板上形成第一金属层，通过构图工艺使第一金属层形成包括栅极的图案；在上述基板及第一金属层上形成栅极绝缘层，在所述栅极绝缘层上形成正投影于所述栅极的氧化物半导体层；在所述氧化物半导体层上设置光阻层，而位于所述氧化物半导体层上沟道区域两侧为第一氧化物半导体层及第二氧化物半导体层；对设置有光阻层的所述第一氧化物半导体层及第二氧化物半导体层进行等离子处理，移除所述光阻层；在基板上形成蚀刻阻挡层；在所述基板上形成源极及漏极，其中，所述源极与第一氧化物导体层接触，所述漏极与第二氧化物导体层接触。

技术领域

本发明涉及阵列基板的制造领域，尤其涉及一种阵列基板、阵列基板的制造方法及显示装置。

背景技术

目前广泛应用的Oxide阵列基板采用氧化物半导体作为有源层，具有迁移率大、开态电流高、开关特性更优、均匀性更好的特点，可以适用于需要快速响应和较大电流的应用，如高频、高分辨率、大尺寸的显示器以及有机发光显示器等。现有技术中阵列基板包括栅线及栅极，半导体层，源漏极，蚀刻阻挡层、绝缘层及像素电极等，在制造过程中，由于制程精度及偏差的问题(如曝光阶段)，第二金属层在形成源漏极时与蚀刻阻挡层必须有一定的重叠宽度，以保证在制程产生偏差时，第二金属层能完全覆盖住半导体层，使得半导体层构成的沟道长度较大，导电能力变差，造成像素开口率下降。

发明内容

本发明提供一种阵列基板的制造方法，避免半导体层构成的沟道长度较大，导电能力变差，保证阵列基板开口率。

本发明提供一种阵列基板的制造方法，所述阵列基板的制造方法包括：

提供一基板；

在所述基板上形成第一金属层，通过构图工艺使第一金属层形成包括栅极的图案；

在上述基板及第一金属层上形成栅极绝缘层，栅极绝缘层覆盖所述基板的表面及所述栅极；

在所述栅极绝缘层上形成正投影于所述栅极的氧化物半导体层；其中，所述氧化物半导体层的宽度与所述栅极宽度相同；

在所述氧化物半导体层上设置光阻层，所述光阻层的宽度小于所述氧化物半导体层的宽度，且所述氧化物半导体层上由所述光阻层投影正对的部分为沟道区域，而位于所述氧化物半导体层上沟道区域两侧为第一氧化物半导体层及第二氧化物半导体层；

对设置有光阻层的所述第一氧化物半导体层及第二氧化物半导体层进行等离子处理，使露出所述光阻层投影的第一氧化物半导体层及第二氧化物半导体层转换为第一氧化物导体层及第二氧化物导体层；

移除所述光阻层；

在形成栅极绝缘层、沟道区域、第一氧化物导体层及第二氧化物导体层的基板上形成蚀刻阻挡层；其中，第一氧化物导体层及第二氧化物导体层部分露出所述蚀刻阻挡层；

在所述基板上形成第二金属层，图案化所述第二金属层形成所述阵列基板的源极及漏极，其中，所述源极与第一氧化物导体层接触，所述漏极与第二氧化物导体层接触。

其中，所述等离子处理采用氮气或者氨气注入所述第一氧化物半导体层及第二氧化物半导体层。

其中，所述氧化物导体层的材料为氧化铟镓锌(IGZO)、氧化锌(ZnO)、氧化铟锌(InZnO)或氧化锌锡(ZnSnO)。

其中，所述蚀刻阻挡层的材料为氧化硅。

其中，所述第一金属层的材质选自铜、钨、铬、铝及其组合的其中之一，所述第二金属层的材质选自铜、钨、铬、铝及其组合的其中之一。

其中，所述的阵列基板的制造方法还包括在所述基板及所述图案化的第二金属层上形成的绝缘保护层，对所述绝缘保护层进行图案化的步骤。