[发明专利]逻辑门电路及CMOS数字电路总剂量效应敏感性的分析方法

说明书

技术领域

本发明属于CMOS数字集成电路的总剂量效应研究领域。

背景技术

半导体器件电路长期工作于空间辐射环境中，将会受到总剂量效应的影响，具体表征为器件或电路的电学性能发生退化甚至出现功能失效。

对电路进行总剂量加固的常用方法可以划分为三类:版图加固、设计加固和屏蔽加固。版图加固指的是对最基本单元的调整，如改变工艺流程中离子注入、改变阱接触位置或数量、改变单管的版图结构等，参见专利申请号201010548221.4，“一种抗总剂量辐射加固晶体管结构”等。设计加固指的是在网表级进行调整，在完成基本功能的基础上兼顾加固性能，参见专利申请号201210155376，“一种总剂量辐射加固的半导体存储器”；屏蔽加固指的是在芯片或电路板外围设置屏蔽层，使辐射得到有效的衰减甚至完全被阻挡。其中版图加固和设计加固是最常见的方法,能够有效减轻性能退化的严重程度。但是，这类加固方法通常是整体加固，因此也带来相应的弊端，具体体现为版图面积增加，进一步导致集成度等指标降低。

考虑到上述因素，有选择性的进行加固设计是更加科学合理的选择，但现有技术并没有提供相关的CMOS电路敏感区域甄别方法。针对整个电路而言，如果设计阶段就能甄别出电路中的敏感节点，接下来对这些结构进行优先加固，就能获得成本与抗辐射性能间的平衡,该工作对总剂量加固领域将具有重要的实用意义。CMOS是互补金属-氧化物-半导体晶体管结构的简称，其结构特点体现在由n型源漏掺杂金属-氧化物-半导体晶体管(nMOS管)和p型源漏掺杂金属-氧化物-半导体晶体管(pMOS管)对称布局组成。CMOS结构是大规模数字集成电路的通用基础结构，针对该类结构开展总剂量效应敏感性分析、甄别电路中的敏感节点的方法适用于大多数大规模数字集成电路。根据CMOS电路的结构特点，电路中的节点通常以pMOS管的组合连接上拉电平Vdd，以nMOS管的组合连接地信号，而节点输出信号的抗噪声能力(静态噪声容限)同时受到pMOS管与nMOS管电流驱动能力的影响。

发明内容

针对现有CMOS电路敏感区域甄别方法缺失，现有加固方法在对电路进行总剂量加固前没有进行敏感性区域甄别而导致的版图面积增加，集成度等指标降低的技术问题，本发明提供一种逻辑门电路及CMOS数字电路总剂量效应敏感性的分析方法，能够甄别出其中总剂量效应敏感节点的方法，可用于指导加固设计，获取成本与抗辐射性能间的平衡。

本发明所提供的逻辑门电路的总剂量效应敏感性的分析方法，其特殊之处在于：包括以下步骤：

1)列举待分析逻辑门电路在辐照过程中的工作状态，列举待分析逻辑门电路在测试过程中的工作状态，其中的工作状态指的是输入信号的电平设置；将两种过程中的工作状态进行排列组合形成多组输入信号组合，

2)根据待分析逻辑门电路的结构特点和各组输入信息组合，将组成分析逻辑门电路的pMOS管组合的具体结构和nMOS管组合的具体结构进行简化并等效为反相器的结构形式；

3)根据等效得到的反相器的结构形式，计算各反相器的电导，最小的等效pMOS管电导和最大的等效nMOS管电导组合将对应着最强的总剂量敏感性。

为了进一步提高甄别敏感区域的速度，本发明在步骤1)和2)之间增加了淘汰多组输入信号组合中辐照过程输入信号均为低电平的组合状态的步骤；还增加了淘汰多组输入信号组合中测试过程输出信号为低电平的组合状态的步骤。

进一步的，本发明步骤3)中反相器的电导的计算方法如下：

对于pMOS管的组合而言，单个pMOS管的电导值正比于其宽长比(W/L)，当pMOS管并联时，将各个pMOS管电导值求和得到等效反相器中pMOS管的电导值；当pMOS管串联时，将各个pMOS管电导值的倒数求和得到对应等效电导值的倒数；

对于nMOS管组合，单个nMOS管的电导值正比于其沟道长度的倒数(1/L)，按照与pMOS管相同的方法计算电导的串并联法则进行等效。

该计算方法是根据pMOS管工作在饱和区时的电流-电压关系和nMOS管工作在截止区时的漏电流-电压规律推导得到的。

本发明所提供的CMOS数字电路总剂量效应敏感性的分析方法，其特殊之处在于：包括以下步骤：

1)将CMOS数字电路划分为多个逻辑门电路；

2)分别对每一种逻辑门电路，按照如下步骤进行总剂量效应敏感性分析：