[发明专利]一次性可编程存储单元及电路

权利要求书

1.一次性可编程存储单元，包括：

存储模块，用于存储数据，具有第一端和第二端；

写模块，用于在存储模块中写入数据，具有第一输入端、第二输入端、第一输出端和第二输出端，其中，写模块的第一输入端用于接收第一写控制信号，写模块的第二输入端用于接收第二写控制信号，写模块的第一输出端用于提供第一写信号至存储模块的第一端，写模块的第二输出端用于提供第二写信号至存储模块的第二端，其中，第一写控制信号和第二写控制信号为逻辑互补信号，第一写信号和第二写信号为逻辑互补信号，第一写信号和第二写信号代表需要存储在存储模块中的数据；

读模块，用于读出存储模块中的数据，具有第一输入端、第二输入端、第三输入端、第一输出端和第二输出端，其中，读模块的第一输入端和第二输入端分别耦接至存储模块的第一端和第二端，读模块的第三输入端用于接收读控制信号，其中该读控制信号是模拟信号，读模块的第一输出端和第二输出端分别提供第一读信号和第二读信号，其中，第一读信号和第二读信号代表存储模块中存储的数据，第一读信号和第二读信号为逻辑互补信号；

负载模块，具有第一输入端、第二输入端、第一输出端和第二输出端，其中，负载模块的第一输入端和第二输入端分别接收第一负载控制信号和第二负载控制信号，负载模块的第一输出端和第二输出端分别提供第一负载信号和第二负载信号，其中，第一负载控制信号和第二负载控制信号为逻辑互补信号，第一负载信号和第二负载信号为逻辑互补信号；

第一锁存模块，具有第一输入端、第二输入端、第一输出端和第二输出端，其中，第一锁存模块的第一输入端用于接收读模块的第一读信号和/或负载模块的第一负载信号，第一锁存模块的第二输入端用于接收读模块的第二读信号和/或负载模块的第二负载信号，第一锁存模块的第一输出端耦接至一次性可编程存储单元的第一输出端，用于提供一次性可编程存储单元的第一输出信号，第一锁存模块的第二输出端耦接至一次性可编程存储单元的第二输出端，用于提供一次性可编程存储单元的第二输出信号，其中第一输出信号和第二输出信号为逻辑互补信号；

第一多路复用器，包括第一输入端、第二输入端、第三输入端、第一输出端和第二输出端，其中第一多路复用器的第一输入端用于接收一次性可编程存储单元的第一输出信号；第一多路复用器的第二输入端用于接收一次性可编程存储单元的第二输出信号；第一多路复用器的第三输入端用于接收一个控制信号，其中该控制信号是一个模拟信号；第一多路复用器的第一输出端用于提供一个第一输出信号作为第一写控制信号；第一多路复用器的第二输出端用于提供一个第二输出信号作为第二写控制信号。

2.如权利要求1所述的一次性可编程存储单元，其中，存储模块具有一个差分结构，该差分结构包括第一浮栅型金属氧化物半导体(FAMOS)管和第二FAMOS管；其中，第一FAMOS管和第二FAMOS管分别具有源极、漏极和浮置栅极；第一FAMOS管的源极和第二FAMOS管的源极连接在一起接收一个供电电压；第一FAMOS管的漏极作为存储模块的第一端；第二FAMOS管的漏极作为存储模块的第二端。

3.如权利要求1所述的一次性可编程存储单元，其中，写模块具有一个差分结构，该差分结构包括第一N型金属氧化物半导体场效应(NMOS)管和第二NMOS管；第一NMOS管和第二NMOS管分别具有源极、漏极和栅极；第一NMOS管的源极和第二NMOS管的源极连接在一起至逻辑地；第一NMOS管的漏极作为写模块的第一输出端耦接至第一FAMOS管的漏极；第二NMOS管的漏极作为写模块的第二输出端耦接至第二FAMOS管的漏极；第一NMOS管的栅极作为写模块的第一输入端用于接收第一写控制信号；第二NMOS管的栅极作为写模块的第二输入端用于接收第二写控制信号。