[发明专利]硅基脊型波导调制器及其制造方法

说明书

相关专利申请的交叉参考

本发明是美国专利申请号为61/998,504，申请日为2014年6月30日的非临时专利申请，并要求其优先权，此处其整体被引入用于参考。

技术领域

本发明涉及光电器件，尤其涉及硅基脊型波导调制器及其制造方法。

背景技术

近年来，由于硅基调制器具有易集成、低功耗、CMOS工艺兼容性及相对更小尺寸的特性而引起大量关注。这些优势是减少用于长距离和地铁通信的光收发器模块的封装和功耗的关键。在一种方法中，基于光电效应的基于MOS结构硅基调制器的硅基调制器可实现高速调制。有源区可具有500um长度，相较于现有的铌酸锂(LiNbO3)马赫-曾德调制器有点小。同时，驱动电压峰峰值可小至1.2V，呈现9dB的消光比。

然而，在CMOS工艺中，多晶硅层用作光波导的栅极层，由于晶粒边界的吸收和散射损耗产生高的传输损耗，导致高的插入损耗。同时，100G长距离相干传输对调制器消光比性能具有很高的要求，因此，MOS结构硅基调制器的长度必须延长，以获得高消光比。这是因为考虑到在更高电压下氧化层击穿的风险，更高的驱动电压是不可行的方法。

发明内容

以下概述仅为说明的目的，而决非旨在进行限定。即，以下概述用以介绍本文中所描述的新颖且非显而易见的技术的概念、特点、益处和优点。在下面的详细说明中进一步地介绍了特选的实施方式。因此，以下概述不是旨在识别所要求保护主题的重要特征，也不是旨在用于确定所要求保护主题的范围。

本发明提供一种新颖的脊型波导MOS结构调制器及其相应的独特制造方法。本发明的实施例减少光损耗并允许调制器的长度延长，以获得更高的消光比。

在一个方面，光电器件可包括硅基脊型波导调制器。硅基脊型波导调制器可以包括：第一顶部硅层，第二顶部硅层，设置在第一顶部硅层和第二顶部硅层之间的薄栅介质层，形成在第二顶部硅层上的脊型波导，形成在第一顶部硅层上的第一电触头，和形成第二顶部硅层上的第二电触头。第一顶部硅层可包括至少部分地掺杂有第一导电类型的掺杂剂的第一掺杂区。第二顶部硅层可包括至少部分地掺杂有第二导电类型的掺杂剂的第二掺杂区。第二顶部硅层的第二掺杂区可以至少部分地在第一顶部硅层的第一掺杂区域的正上方。薄栅介质层可以包括与第一顶部硅层接触的第一侧和与第二顶部硅层接触的第二侧。当电信号施加到所述第一和第二电触头时，自由载流子同时在所述薄栅介质层的第一和第二侧上的所述第一顶部硅层和所述第二顶部硅层内积累、耗尽或反向，且约束光场的所述脊型波导的折射率被调制。

在一个方面，一种光电器件的制造方法包括以下多个操作步骤，其包括但不限于：形成第一SOI晶片，其包括第一硅衬底、第一BOX层和形成于所述第一BOX层上方的第一顶部硅层；执行第一离子注入工艺，以在所述第一顶部硅层中形成第一掺杂区，所述第一掺杂区可至少部分地用第一导电型掺杂剂进行掺杂；执行第一热处理工艺，以在所述第一顶部硅层上方形成第一薄介质层；制备包括第二硅衬底的第二SOI晶片、第二BOX层和形成于所述第二BOX层上方的第二顶部硅层；执行晶圆键合工艺，以便随着所述第二顶部硅层面对面地与所述薄介质层键合，将所述第一SOI晶片和所述第二SOI晶片结合；执行研磨工艺和第一干法刻蚀工艺，以去除所述第二SOI晶片的所述第二硅衬底，将所述第二BOX层用作所述第一干法刻蚀工艺的阻挡层；执行第二干法刻蚀工艺，以去除所述第二BOX层，将所述第二顶部硅层用作所述第二干法刻蚀工艺的阻挡层；执行第二离子注入工艺，以在所述第二顶部硅层中形成第二掺杂区，所述第二掺杂区至少部分地用第二导电型掺杂剂进行掺杂；执行第三干法刻蚀工艺，以在所述第二顶部硅层上形成脊型波导；和执行钝化工艺和金属化工艺，以在所述第一顶部硅层上形成第一电触头和在所述第二顶部硅层上形成第二电触头。