[发明专利]多通道并行模数转换系统采样时间误差的校准装置及方法

说明书

本发明公开了一种多通道并行模数转换系统采样时间误差的校准方法及装置，包括：模拟输入信号从TIADC系统的输入端进入；TIADC系统的输出端通过开关电路与采样时间误差估计电路的输入端连接；TIADC系统的输出端还与多路复用器输入端连接，并将采样时间误差值送入采样时间误差补偿电路；多路复用器的输出端以及采样时间误差估计电路的输出端与采样时间误差补偿电路的输入端连接，采样时间误差补偿电路输出端的输出信号为校准的输出信号。通过本发明，不仅校准了TIADC采样时间误差，还解决了混叠问题、提高了校准电路的运行速度，且便于硬件实现。

技术领域

本发明涉及高速高精度模数转换技术领域，尤指一种多通道并行模数转换系统采样时间误差的校准装置及方法。

背景技术

随着数字信号处理技术的发展，数字电路对模数转换器的采样速率要求越来越高。模拟数字转换器(ADC，Analog-to-digital converter)最重要的性能参数是转换精度与转换速度。不过，ADC的速度和精度却是相互制约的，随ADC转换速度的提高，其精度呈下降趋势，受目前ADC芯片发展水平的限制，单个ADC很难同时具备高速率和高精度。

为实现更高的采样速率，可以采用M个相对低速、高精度的ADC多通道并行工作。理想情况下，各个通道的ADC性能完全匹配，采样时刻均匀交错。每一个子ADC均只工作在较低的频率上，就能以较高的采样频率对输入信号进行模数转换，转换率提高了M倍。理论上，这种并行结构可以使得采样率随并联的ADC数目呈线性地提高，可以很好的提高ADC的采样率。但是，由于通道之间存在的通道失配误差，例如偏置误差、增益失配、采样时间误差，降低了并行系统的整体性能。因此，通道失配的校正技术成为研究热点。

对于多通道并行ADC系统而言，采样时间误差与系统输入信号频率相关，当系统的输入信号频率大于单个ADC的奈奎斯特频率时，由于每个通道都不满足奈奎斯特定理而产生频谱混叠，混叠给与频率相关的采样时间误差的校正带来了困难，导致一些研究成果仅能校正增益失配和偏置误差，却不能校正与频率相关的采样时间误差。

发明内容

为了解决上述技术问题，本发明提供了一种多通道并行模数转换系统采样时间误差的校准装置及方法，能够解决与频率相关的采样时间误差的校正问题，此外，还能够降低硬件电路设计的复杂度，提高校准电路的运行速度，而且便于硬件实现。

为了达到本发明目的，本发明提供了一种多通道并行模数转换系统采样时间误差的校准装置，包括：时钟产生电路、时间交替模数转换系统TIADC、多路复用器MUX、开关电路、采样时间误差估计电路和采样时间误差补偿电路，其中，模拟输入信号从TIADC系统的输入端进入；TIADC系统的输出端通过开关电路与采样时间误差估计电路的输入端连接；TIADC系统的输出端还与多路复用器输入端连接，并将采样时间误差值送入采样时间误差补偿电路；多路复用器的输出端以及采样时间误差估计电路的输出端与采样时间误差补偿电路的输入端连接，采样时间误差补偿电路输出端的输出信号为校准的输出信号。

进一步地，所述TIADC系统利用M个相同的、采样速率为f的模数转换系统ADC以一个固定的时间间隔依次对同一个模拟输入信号进行并行采样，相邻两个子ADC之前的采样时间间隔为Ts＝1/fs，相位差值为2π/M，把子ADC的采样输出利用MUX组合起来作为整个并行ADC的输出；所述TIADC系统的采样速率为fs，其中fs＝Mf。