[发明专利]存储设备中的读取辅助技术

说明书

提供了一种包括位单元阵列和多条字线的存储设备。位单元阵列中的每个位单元被选择性地连接到所述多条字线中的一条字线，并且对位单元阵列中的选定位单元的访问需要在与选定位单元相关联的选定字线上断言电压。提供读取辅助电路，读取辅助电路配置为当执行对选定位单元的读取访问时，实现选定字线上断言电压的降低，其中，读取辅助电路配置为通过选择性地将选定字线连接到所述多条字线中的另一字线来实现断言电压的降低。

技术领域

本发明涉及存储设备。更具体地，本发明涉及操作存储设备时的读取辅助技术。

背景技术

随着当前的存储器正朝着越来越小的工艺尺度和越来越低的操作电压发展，众所周知的是，可能需要采取确保读取稳定性的措施。这与以下事实有关：当前的存储器配置可能处于这样的级别：访问干扰裕度(ADM)或静态噪声裕度(SNM)使得读取由存储器的位单元保持的数据位的动作可能导致数据位的值改变。这种降低的稳定性可归因于例如工艺变化或低操作电压。

用于解决该问题的一种已知技术在于针对至少部分读取处理降低施加到相关字线的电压。通过将较低电压施加到位单元访问端口(通门)(尤其是在读取处理的早期部分)，内部节点被更少地干扰并且位单元更稳定。已知用于实现这种在字线上降低电压的各种技术(诸如电荷注入/提取方案)，这些技术尝试通过选择性地将电容元件连接到字线来改变字线电压，然而，这些已知技术易受工艺和温度变化的影响。此外，应用“读取辅助”字线电压降低的时机可能是关键的。

期望提供实施上述读取辅助字线电压降低的技术，该技术对于温度和工艺变化更不敏感，并且在时机方面更加灵活。

发明内容

从第一方面来看，本发明提供了一种存储设备，包括：位单元阵列；多条字线，其中，位单元阵列中的每个位单元被选择性地连接到所述多条字线中的一条字线，并且对位单元阵列中的选定位单元的访问需要在与选定位单元相关联的选定字线上断言电压；以及读取辅助电路，配置为当执行对选定位单元的读取访问时，实现在选定字线上断言电压的降低，其中，读取辅助电路配置为通过选择性地将选定字线连接到所述多条字线中的另一字线来实现断言电压的降低。

根据本技术的存储设备设置有被配置为选择性地降低在给定字线上断言的电压的读取辅助电路。具体地，读取辅助电路配置为当需要对连接到选定字线的选定位单元进行读取访问时应用所述降低。本技术的读取辅助电路配置为将选定字线选择性地连接到设置在存储设备中的所述多条字线中的另一字线，而不试图通过例如将选定字线接地来实现电压的这种降低。该技术认识到：当在选定字线上断言字线电压时，存储设备中的其他字线是非激活的，尤其是通常被保持在地电压，因此也可用作合适的“接地”连接，以实现选定字线上断言电压的降低。一般而言，存储设备中的字线彼此紧邻设置，这意味着可以实现本技术，而对紧密配置的存储设备的布局的影响相对较小。

在一些实施例中，读取辅助电路配置为通过另外选择性地将选定字线连接到所述多条字线中的另一第二字线来实现在选定字线上断言电压的降低。因此，为了降低选定字线上的断言电压，读取辅助电路不仅选择性地将选定字线连接到另一第一字线，还选择性地将选定字线连接到另一第二字线。换言之，通过将选定字线连接到另外两条字线来实现选定字线上断言电压的降低。假设通常通过晶体管连接的方式来将选定字线连接到其他字线，将选定字线选择性地连接到另外两条字线的配置意味着针对每个连接提供的晶体管的大小可以是例如单个接地晶体管的大小的一半。换言之，可使用一半的晶体管长度来实现选定字线上断言电压的降低的相同结果，从而尤其支持紧密的布局配置。

为实现断言电压的降低而连接到选定字线的所述另一字线可相对于选定字线不同地布置，但是在一些实施例中，所述多条字线中的所述另一字线与选定字线相邻。这支持紧密布局配置。

类似地，连接到选定字线的所述另一第二字线也可相对于选定字线不同地布置，但是在一些实施例中，所述多条字线中的所述另一第二字线与选定字线相邻。