[发明专利]一种1553B总线数据故障注入装置

说明书

技术领域

本发明涉及一种1553B总线数据故障注入装置，属于通信总线仿真以及航天器系统级故障注入技术领域。

背景技术

1553B总线指遵从美国军用标准MIL-STD-1553B的数字时分制指令/响应型多路传输总线，与之对应的我国军用标准为GJB289A-97(两标准规定内容一致)。1553B总线的通信过程由总线控制器(BC，BusController)发起并采用指令-响应的应答控制机制，提供了传输可靠性保障，被广泛应用于军事、工业及科研领域特别是军用机载电子设备和航空航天电子设备的中低速率数据传输。

随着航天器系统可靠性和可测试性要求的不断提高，在航天器系统级测试过程中采用故障注入的加速失效方法模拟未来系统应用过程中可能潜在的各种风险和验证系统对故障的防护能力己经成为检验系统可测试性设计有效性和完备性的必要措施。1553B接口的协议复杂以及实时性要求高导致针对1553B接口的数据故障注入难以通过简单的转发设备实现。目前的1553B总线故障注入主要关注于1553B总线的电气故障和协议故障，随着1553B总线控制芯片的逐渐成熟，在系统级进行1553B总线数据故障注入的通用、便捷方法成为亟待解决的技术问题

目前常见的数据故障注入方法包括：1、通过仿真软件以修改HDL代码或处理器软件代码的方式在1553B总线控制IP核或芯片的输入端注入数据故障；2、通过故障注入平台的方式，用FPGA实现1553B协议以及数据故障模拟，即用FGPA代替1553B芯片实现故障模拟；3、采用HDL代码在FPGA上实现1553B部分协议及数据故障模拟，FGPA的输入端与1553B总线控制IP核或芯片连接，不干预1553B总线控制IP核或芯片的通信功能。前两种方法需要改变单机设备的内部软硬件结构，无法在单机封盖的情况下进行系统级故障注入，也无法全面的模拟1553B芯片的性能；第三种方法采用处理转发的方式，处理延时增加了1553B总线的指令响应时延，存在超时风险，故仅适用于部分响应时间余量充足的系统。此外，上述方法均采用人工编写代码的方式实现1553B协议，方案复杂度高，无法进行通用化设计，难以得到广泛应用。

发明内容

本发明的目的在于提供一种在航天器系统级测试中进行1553B接口数据故障注入的通用装置，该装置可以模拟不同单机设备的1553B总线接口数据故障，装置不使用FPGA芯片，故障模拟不增加处理时延，满足各种系统总线的实时性要求，可用于验证航天器的系统级故障防护能力。

本发明的是通过以下技术方案实现的。

本发明的一种1553B总线数据故障注入装置，包括两块1553B控制芯片、数据处理缓存模块、故障注入控制模块和故障用例库；

所述的1553B控制芯片为通用芯片(例如BU-61580芯片)；

通过两块1553B控制芯片搭建两级总线，并通过数据处理缓存模块实现两级总线之间的通信；两级总线分为内部总线和外部总线；

进行故障注入时，两级总线串入待测航天器系统与故障注入目标单机连接的1553B总线接口中，与故障注入目标单机连接的总线被称为内部总线，与航天器系统连接的总线称为外部总线。

数据处理缓存模块对内部总线发送指令，缓存内部总线的指令响应数据；同时接收来自外部总线的指令，并将对应的缓存数据写入外部总线1553B控制芯片；

进行故障注入时，数据处理缓存模块根据故障注入控制模块发送的故障数据和故障注入条件，在满足故障注入条件时刻将故障数据写入缓存数据中，实现1553B总线的数据故障注入。故障注入条件包括时间、帧号、字段为特定内容等，可实现在指定时间、指定帧、帧内某字段为指定内容时进行故障注入。

所述的故障注入控制模块用于控制两级总线的指令时序、故障注入条件和故障注入内容。对于外部总线上发送给故障注入目标单机的周期性指令，故障注入控制模块采用参数设置的方式获得指令字和指令周期，从而得到特定指令的到达时刻。故障注入控制模块控制数据处理缓存模块在外部总线特定指令到达之前对内部总线发起相同的指令，获得故障注入目标单机的指令响应数据并进行缓存，随后根据故障用例库的注入条件判断是否对缓存的数据进行故障注入，并控制数据处理缓存模块将缓存数据写入外部总线1553B控制芯片，等待外部总线指令到达时进行相应缓存数据的响应；上述流程实现了1553B总线数据故障注入的零处理时延。

对于外部总线上发送给故障注入目标单机的非周期性指令，通过参数设置或定时发送该指令刷新缓存数据的方式提前缓存好响应数据，并根据故障注入条件对缓存数据进行故障注入处理。