[发明专利]阵列基板及其制作方法、显示器件

说明书

技术领域

本发明涉及显示技术领域，特别是涉及一种阵列基板及其制作方法、显示器件。

背景技术

阵列基板的制作过程中，由于机台搬运以及制程等原因，不可避免的会引入静电放电(Electro-Static Discharge，简称ESD)现象。由于静电的累积，在阵列基板上的导体部分将形成明显的电位差异，一旦发生静电放电，瞬间产生的高电压或高电流会造成阵列基板上的半导体层或者金属走线的性能下降甚至被破坏，使得阵列基板的性能下降甚至被破坏，从而降低产品良率。

现有技术在，对阵列基板常见的静电防护方法有：

1、设计防护电路，所述防护电路包括薄膜晶体管，利用薄膜晶体管在大的开启电压下，输出电流成指数级增加的现象，将静电的冲击电流经由所述薄膜晶体管泄放到参考电平或者大的阻容网络上。

2、设计一系列尖端放电点，在尖端放电图形形成后，静电发生在尖端放电附近时，可以借由尖端放电点放电，泄放静电能量，从而保护有效走线。

以上方法的缺点有：

1、依靠防护电路保护时，依赖于薄膜晶体管的形成，一般而言，薄膜晶体管的形成至少现有完成两层金属的沉积和一道绝缘层的干刻蚀，因此，对于薄膜晶体管制作完成之前的制程中的静电，完全没有防护能力。在有些制程中，甚至直到最后整个工艺的最后一步，才能完成静电防护电路，此时的防护电路对消除阵列基板制程中的静电意义不大。

2、当设计一系列尖端放电点时，由于能量的泄放依赖金属尖端产生很大的电场，达到击穿绝缘层的程度，静电的能力才能泄放，而静电放电的发生位置随机，能量随机，很难保证每次都能顺利产生放电。

发明内容

本发明提供一种阵列基板及其制作方法、显示器件，用以有效对阵列基板的制程中进行静电保护。

为解决上述技术问题，本发明实施例中提供一种阵列基板的制作方法，包括：

形成多条用于传输同一信号的信号线；

形成用于电性连接所述多条信号线的连通线；

在所述多条信号线上形成第一绝缘层，对所述第一绝缘层进行构图工艺，形成第一过孔；

形成保护层，所述连通线对应所述第一过孔所在区域的部分被所述保护层覆盖，用于保护所述连通线；

在所述第一绝缘层上形成至少一个第二绝缘层，形成每个所述第二绝缘层的步骤包括：

对所述第二绝缘层进行构图工艺，形成第二过孔，所述第二过孔和第一过孔的位置对应；

在完成所有第二绝缘层的制作之后，所述制作方法还包括：

去除所述保护层对应所述第一过孔所在区域的部分；

在所述第一过孔对应的位置断开所述连通线，从而断开所述多条信号线之间的电性连接。

如上所述的制作方法，优选的是，在形成所述至少一个第二绝缘层之前，所述制作方法还包括：

形成第一导电层的图案，由所述第一导电层形成所述保护层。

如上所述的制作方法，优选的是，在形成每个所述第二绝缘层之前，均形成所述第一导电层的图案，由至少一个所述第一导电层形成所述保护层。

如上所述的制作方法，优选的是，所述阵列基板包括用于传输不同信号的至少两种信号线，所述阵列基板的至少两种信号线对应的连通线电性连接。

如上所述的制作方法，优选的是，去除所述保护层对应所述第一过孔所在区域的部分之前，所述制作方法还包括：

断开不同种信号线对应的连通线之间的电性连接。

如上所述的制作方法，优选的是，在所述第一过孔对应的位置断开所述连通线之后，所述制作方法还包括：

在所述连通线的断开处形成第三绝缘层。

如上所述的制作方法，优选的是，所述阵列基板为底栅型薄膜晶体管阵列基板，所述信号线包括多条栅线和多条数据线，所述连通线包括用于电性连接所述多条栅线的第一连通线和用于电性连接所述多条数据线的第二连通线；

所述制作方法具体包括：

形成栅金属层，对所述栅金属层进行构图工艺，形成多条栅线和用于电性连接所述多条栅线的第一连通线；

在所述多条栅线上形成栅绝缘层，对所述栅绝缘层进行构图工艺，形成第一过孔和第三过孔，露出所述第一过孔和第三过孔所在区域的第一连通线；

在所述栅绝缘层上形成源漏金属层，对所述源漏金属层进行构图工艺，形成多条数据线、用于电性连接所述多条数据线的第二连通线和所述保护层，所述第一连通线对应所述第一过孔所在区域的部分被所述保护层覆盖，所述第二连通线通过所述第三过孔与所述第一连通线电性连接；