[发明专利]驱动电路及其控制方法

权利要求书

1.一种驱动电路，其特征在于，包含：

多个级移位寄存器电路，用以输出依序的多个驱动信号，该多个级移位寄存器电路中的一第n级移位寄存器电路包含：

一致能单元，用以根据一时序信号和一第n级操作信号产生该多个驱动信号中的一第n级驱动信号；

一禁能单元，电性耦接该致能单元，接收一第一逻辑电位信号，其中，当该禁能单元借由一第一致能信号而被致能时，该禁能单元控制该第n级操作信号和该第n级驱动信号的电压电位大约相同于该第一逻辑电位信号的电压电位；

一第一控制单元，电性耦接该禁能单元，用以根据一控制信号而致能以产生该第一致能信号以致能该禁能单元，使该禁能单元将该第n级操作信号由一致能电位转换到该第一逻辑电位信号的电压电位；

其中该控制信号为该多个级移位寄存器中的一第(n+k)级移位寄存器电路产生的信号，其中，k为大于1的正整数；

其中，该控制信号为该第(n+k)级移位寄存器电路产生的一第(n+k)级驱动信号。

2.如权利要求1所述的驱动电路，其特征在于，还包含一第二控制单元，电性耦接该禁能单元，当该第n级操作信号的电压电位大约相同于该第一逻辑电位信号的电压电位时，该第二控制单元用以产生一第二致能信号以致能该禁能单元使该禁能单元维持该第n级操作信号和该第n级驱动信号的电压电位相同于该第一逻辑电位信号的电压电位。

3.如权利要求2所述的驱动电路，其特征在于，该第二控制单元包含：

一第一晶体管，包含：

一控制端，用以接收该第n级操作信号；

一第一端，电性耦接该禁能单元；及

一第二端，用以接收该第一逻辑电位信号或该控制信号。

4.如权利要求1所述的驱动电路，其特征在于，该第一控制单元包含：

一第一晶体管，包含：

一控制端，用以接收该控制信号；

一第一端，用以接收一第二逻辑电位信号或电性耦接该控制端；及

一第二端，电性耦接该禁能单元，用以输出该第一致能信号给该禁能单元。

5.一种驱动电路，其特征在于，包含：

多个级移位寄存器，用以输出依序的多个驱动信号，其中该多个级移位寄存器中的一第n级移位寄存器包含：

一第一晶体管，包含：

一控制端，用以接收一第n级操作信号；

一第一端，用以接收一时序信号；及

一第二端，用以输出该多个驱动信号中的一第n级驱动信号；

一第二晶体管，包含：

一控制端，用以接收一致能信号；

一第一端，电性耦接该第一晶体管的该第二端；及

一第二端，用以接收一第一逻辑电位信号；

一第三晶体管，包含：

一控制端，用以接收该致能信号；

一第一端，电性耦接该第一晶体管的该控制端；及

一第二端，用以接收该第一逻辑电位信号；及一第四晶体管，包含；

一控制端，用以接收一控制信号；

一第一端，电性耦接该第四晶体管的该控制端或用以接收一第二逻辑电位信号；及

一第二端，电性耦接该第二晶体管的该控制端和该第三晶体管的该控制端；

其中该第四晶体管根据该控制信号产生该致能信号，且该第二晶体管和该第三晶体管借由该致能信号导通；

其中，该控制信号为一第(n+k)级移位寄存器电路产生的该多个驱动信号中的一第(n+k)级驱动信号。

6.如权利要求5所述的驱动电路，其特征在于，还包含：

一第五晶体管，包含：

一控制端，用以接收该第二逻辑电位信号；

一第一端，电性耦接该第五晶体管的该控制端；及

一第二端；及

一第六晶体管，包含：

一控制端，电性耦接该第五晶体管的该第二端；

一第一端，电性耦接该第五晶体管的该第一端；及

一第二端，电性耦接该第四晶体管的该第二端。