[发明专利]一种随机数采集装置及密码芯片

说明书

技术领域

本发明涉及数据采集技术领域，具体涉及一种随机数采集装置及密码芯片

背景技术

随机数采集装置是指能够产生随机数，并对随机数进行采集的装置，如随机数发生器等；随机数采集装置所输出的随机数，可在密码芯片的密码算法中当作密匙使用；因此，随机数采集装置是密码芯片所必需的模块，随机数采集装置所输出的随机数的质量好坏直接影响密码芯片的安全性能。

随着密码芯片的发展，IP重用成为密码芯片的一个重要特性；然而现有的采用模拟电路实现的随机数采集装置在设计IP时，严重依赖密码芯片的生产工艺；只有在密码芯片的生产工艺与随机数采集装置的生产工艺相同时，随机数采集装置才可在密码芯片中实现IP重用；可以看出，现有的随机数采集装置在IP重用方面，应用较为局限，并无法在密码芯片中通用IP重用。

发明内容

有鉴于此，本发明实施例提供一种随机数采集装置及密码芯片，以解决现有随机数采集装置所存在的在IP重用方面，应用较为局限的问题。

为实现上述目的，本发明实施例提供如下技术方案：

一种随机数采集装置，包括：

产生并输出随机数据信号的数据产生数字单元；

产生并输出随机时钟信号的时钟产生数字单元；

与所述数据产生数字单元和所述时钟产生数字单元相连，在接收所述随机时钟信号时，根据所述随机时钟信号对相应的处于亚稳态状态的随机数据信号进行采集，得到随机数的数据采集数字单元。

其中，所述数据产生数字单元包括：

N个串连相接的第一延迟器，各第一延迟器输出数据信号；

第一与非门，所述第一与非门的第一输入引脚与第N个第一延迟器的输出脚相接，所述第一与非门的第二输入引脚接收外部输入的使能信号；

与所述第一与非门的输出脚和第一个第一延迟器的输入脚相接的第一反相器，所述第一反相器输出所述随机数据信号。

其中，所述延迟器为跟随器，N为奇数。

其中，所述时钟产生数字单元包括：

第一至第M个串连相接的第二延迟器；

第M+1至第L个串连相接的第二延迟器，各第二延迟器输出时钟信号；

数据选择器，所述数据选择器的输入脚与第M至第M-i个第二延迟器的输出脚分别相接，所述数据选择器的输出脚与第M+1个第二延迟器相接，其中，所述数据选择器的一个输入脚对应所述第M至第M-i个第二延迟器中的一个第二延迟器，1＜M–i＜M；

第二与非门，所述第二与非门的第一输入引脚与第L个第二延迟器的输出脚相接，所述第二与非门的第二输入引脚接收外部输入的使能信号；

与所述第二与非门的输出脚和第一个第二延迟器的输入脚相接的第二反相器，所述第二反相器输出所述随机时钟信号。

其中，所述延迟器为跟随器，L为奇数。

其中，所述时钟产生数字单元还包括：

时序设置电路，所述时序设置电路用于输出调整时钟信号的时序的参数；

其中，所述数据选择器的输入脚接收所述参数，以根据所述参数对相接的第二延迟器输出的时钟信号进行时序调整。

其中，所述数据采集数字单元包括：

根据所接收的随机时钟信号，锁存相应的处于亚稳态状态的随机数据信号，得到随机数的触发器。

其中，所述触发器包括：

第一锁存器和第二锁存器；

其中，第一锁存器的D接口与所述数据产生数字单元相接，G接口接收所述时钟产生数字单元输出的取反后的随机时钟信号；

所述第二锁存器的D接口与所述第一锁存器的Q接口相接，G接口接收所述时钟产生数字单元输出的随机时钟信号，Q接口输出所得到的随机数。

本发明实施例还提供一种密码芯片，包括至少一个上述所述的随机数采集装置。

其中，所述随机数采集装置的数量大于1，且随机数采集装置之间并联相接；所述密码芯片还包括：

与并联相接的随机数采集装置相接，并输出最终随机数的异或电路。