[发明专利]一种高可靠SRAM编译器控制电路

说明书

技术领域

本发明涉及一种电路，尤其是一种高可靠SRAM编译器控制电路，SRAM全称为Static Random Access Memory(静态随机存储器)，属于控制电路领域。

背景技术

全定制的SRAM设计周期长，而且需要耗费大量的人力、物力。SRAM的电路结构相对固定，是由某些固定的组成部分组成的，是一种规整电路。而这些部分在不同容量、位宽等条件的SRAM中是可以重用的，可以用这些部分组成基本单元库。我们完全可以在这些可复用单元的基础上，以软件的方式，通过一定的拼接方式得到不同配置的SRAM电路，这就是SRAM的编译技术。这里的配置即SRAM的地址位宽度，数据位宽度等信息。但是在拼接基本单元时，SRAM的可靠性会随着SRAM的容量的增大而下降。这主要是因为随着容量的变大，SRAM在读操作时，经过相同的放电时间，被读取的单元的两条位线BL(12)和BLB(13)之间的电压差不断缩小。

如图3所示，未加入所述控制电路的情况下，SRAM读操作灵敏放大器对位线BL(12)、BLB(13)的电压差进行采样时，被读取SRAM单元位线BL(12)的电压(39)和BLB(13)的电压(35)的电压差(32)与SRAM配置之间的关系。图中，横坐标为SRAM的容量。SRAM的容量是SRAM的地址空间和数据位宽的积。假设地址位宽为n，则2ⁿ被称为地址空间。图中2x与2x+1之间的曲线表示地址空间为2x，电压与数据位宽的关系(x可以等于图中的k，k+1，k+2……)，k、m都是整数。

图3中31表示灵敏放大器可识别的最小电压，低于此值，灵敏放大器将不能正确的读出。32表示灵敏放大器对位线BL(12)、BLB(13)的电压差进行采样时，位线BL(12)、BLB(13)间的电压差。33表示灵敏放大器对位线BL(12)、BLB(13)的电压差进行采样时，位线BL(12)、BLB(13)间的电压差最大值。34表示灵敏放大器对位线BL(12)、BLB(13)的电压差进行采样时，位线BL(12)、BLB(13)间的电压差最小值。35表示36表示在可配置范围内，灵敏放大器对位线BL(12)、BLB(13)的电压差进行采样时位线BL(12)电压的最大值。37、38分别表示可配置范围的最小、最大值。

从图3中我们可以看出，随着地址和位宽的增加，SRAM读操作时BL(12)的电压(39)和BLB(13)的电压(35)之间的电压差(32)不断缩小。其中随着地址位宽的变化，这种趋势更加明显。

如图2所示，这是因为当SRAM的地址位和数据位增大时，其阵列高度增大，导致阵列位线BL(21)，BLB(22)上的电容增大，而且关键信号路径也会变长，导致关键信号延时变大。这些因素都会导致位线BL(12)放电速度变慢，进而导致经过相同的放电时间，配置较高的SRAM读操作时位线电压差(32)下降。如图4所示，图中41,42,42三条曲线分别表示三种不同容量的SRAM，在读操作过程中位线BL(12)和BLB(13)之间的电压差与BL(12)放电时间的关系。图中曲线43所代表的SRAM的容量最大，曲线42所代表的SRAM次之，曲线41所代表的SRAM的容量最小。从图中可以看出，读操作时，容量越大的SRAM单元位线BL(12)放电较慢(表现为曲线更加平缓)，而且在经过时间tq时，BL(12)与BLB(13)之间的电压差也越小。如果不中止放电过程，经过一段时间，所有的SRAM位线都放电到地电平。图中t1、t2、t3分别表示三种不同配置的SRAM电路放电终止的时间。容量小的SRAM由于位线BL(12)放电较快，会在更短的时间内放至地电平。

当配置比较高时，SRAM读操作时位线BL(12)和BLB(13)之间的电压差(32)的下降，会导致抗干扰能力的下降。例如电源电压抖动，环境的变化等，都可能使BL和BLB之间无法建立充分的电压差，从而使SRAM读出错误的数据。另外，这种现象也会导致SRAM可配置范围的减小。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提供一种高可靠SRAM编译器控制电路，该电路为带反馈的脉冲产生电路，可以消除不同的配置对于SRAM读出时位线BL(12)和BLB(13)之间电压差的影响，实现高可靠性。

本发明的技术解决方案是：一种高可靠SRAM编译器控制电路，包括存储阵列(61)、控制电路(62)、灵敏放大器(63)。控制电路(62)包含由或非门、反向器和存储单元组成的脉冲产生电路；