[发明专利]具有用于模拟积分的数字补偿的锁相环路

权利要求书

1.一种锁相环路PLL装置，所述装置包括：

较高频率端口，其经配置以至少部分地基于数据信号产生数字环路信号；

数字微分器，其经配置以对所述数字环路信号进行微分以产生数字输入信号；

数字到模拟转换器DAC，其经配置以基于所述数字输入信号产生模拟电流信号；

相位累加器，其经配置以基于来自压控振荡器VCO的模拟输出信号产生整数相位信号；

时间到数字转换器TDC，其经配置以基于来自所述VCO的所述模拟输出信号产生数字分数相位信号；

反馈，其经配置以基于所述模拟输出信号产生第一反馈信号，所述第一反馈信号是基于所述整数相位信号与所述数字分数相位信号的组合，其中所述反馈包括模拟积分器，所述模拟积分器经配置以基于所述模拟电流信号产生电压控制信号，且其中所述VCO经配置以基于所述电压控制信号产生所述模拟输出信号；

较低频率端口，其经配置以基于所述第一反馈信号并进一步基于所述数据信号产生第二反馈信号；

相位到数字转换器PDC，所述PDC经配置以基于所述第二反馈信号产生数字信号；以及

数字滤波器，所述数字滤波器经配置以基于所述数字信号产生滤波器输出信号，其中所述较高频率端口进一步经配置以进一步基于所述滤波器输出信号产生所述数字环路信号。

2.根据权利要求1所述的装置，其中所述反馈进一步包括反馈设备，所述反馈设备经配置以基于所述模拟输出信号产生所述第一反馈信号。

3.根据权利要求2所述的装置，其中所述反馈设备包括分数分频器。

4.根据权利要求1所述的装置，其中所述PDC包括：

相位频率检测器，其经配置以基于所述第二反馈信号并进一步基于参考信号产生模拟校正信号；以及

时间到数字转换器TDC，其经配置以基于所述模拟校正信号产生所述数字信号。

5.根据权利要求1所述的装置，其中所述DAC包括电流源输出级，所述电流源输出级经配置以产生所述模拟电流信号。

6.根据权利要求1所述的装置，其进一步包括锁相环路PLL，其中所述较高频率端口、所述数字微分器、所述DAC、所述反馈以及所述较低频率端口集成在所述PLL内。

7.一种用于在锁相环路PLL处对数字信号执行调制的方法，所述方法包括：

在所述PLL的较高频率端口处至少部分地基于数据信号产生数字环路信号；

对所述数字环路信号进行微分以产生数字输入信号；

将所述数字输入信号转换成模拟电流信号；

对所述模拟电流信号进行积分以产生电压控制信号；

基于所述电压控制信号产生模拟输出信号；

基于所述模拟输出信号产生整数相位信号；

基于所述模拟输出信号产生数字分数相位信号；

基于所述模拟输出信号产生第一反馈信号，所述第一反馈信号是基于所述整数相位信号与所述数字分数相位信号的组合；

在所述PLL的较低频率端口处基于所述第一反馈信号并进一步基于所述数据信号产生第二反馈信号；

基于所述第二反馈信息并进一步基于参考信号产生模拟校正信号；

转换所述模拟校正信号以产生数字信号；以及

基于所述数字信号产生滤波器输出信号，其中所述数字环路信号是进一步基于所述滤波器输出信号产生的。

8.根据权利要求7所述的方法，其中所述调制包括使用所述较高频率端口和所述较低频率端口在所述PLL处进行两点调制。