[发明专利]一种接口电路及其中的输出电路

权利要求书

1.一种接口电路中的输出电路，其特征在于，其包括输出驱动电路、上拉开关和短脉冲发生器，

所述输出驱动电路包括第一驱动开关和第二驱动开关，所述第一驱动开关和第二驱动开关依次串联于第一电压源和接地端之间，第一驱动开关和第二驱动开关之间的连接节点作为所述输出驱动电路的输出端与所述输出电路的输出端OUT相连，第一驱动开关的控制端和第二驱动开关的控制端均与输入信号相连，当所述输入信号为第一逻辑电平时，其控制第一驱动开关导通，且控制第二驱动开关关断；当所述输入信号为第二逻辑电平时，其控制第一驱动开关关断，且控制第二驱动开关导通，

所述上拉开关连接于第二电压源和输出端OUT之间，当上拉开关关断时，第二电压源和输出端OUT之间的连接中断；当上拉开关导通时，第二电压源和输出端OUT之间的连接连通，

所述短脉冲发生器的输入端与所述输入信号相连，其输出端与所述上拉开关的控制端相连，所述短脉冲发生器用于基于所述输入信号产生并输出短时脉冲信号给所述上拉开关的控制端，当所述输入信号由第二逻辑电平跳变为第一逻辑电平时，所述短脉冲发生器输出的短时脉冲使上拉开关短时导通，此时，由第二电压源快速拉高输出端OUT的电压，

其中，所述第二电压源的电压值大于所述第一电压源的电压值。

2.根据权利要求1所述的接口电路中的输出电路，其特征在于，

所述第一驱动开关为PMOS晶体管，所述第二驱动开关为NMOS晶体管。

3.根据权利要求2所述的接口电路中的输出电路，其特征在于，所述短脉冲发生器包括延迟单元和异或逻辑单元，所述延迟单元的输入端与短脉冲发生器的输入端相连，所述延迟单元的输出端与异或逻辑单元的一个输入端相连，所述异或逻辑单元的另一个输入端与所述短脉冲发生器的输入端相连，所述异或逻辑单元的输出端与所述短脉冲发生器的输出端相连。

4.根据权利要求3所述的接口电路中的输出电路，其特征在于，其还包括第一驱动开关逻辑控制电路和第二驱动开关逻辑控制电路，

所述第一驱动开关逻辑控制电路包括依次连接于输入信号和第一驱动开关的控制端之间的延迟器和反相器；所述第二驱动开关逻辑控制电路包括依次连接于输入信号和第二驱动开关的控制端之间的延迟器和反相器。

5.根据权利要求1所述的接口电路中的输出电路，其特征在于，

其还包括使能控制电路，所述使能控制电路基于输出端OUT的电压输出一组使能控制信号，

所述上拉开关包括若干个并联于所述第二电压源和输出端OUT之间的开关单元，其中，每个开关单元均包括一个使能端口和一个控制端口，每个开关单元的使能端口与所述一组使能控制信号中对应的一个使能控制信号相连，该使能控制信号用于控制与其对应的开关单元是否工作；每个开关单元的控制端口均与所述短时脉冲信号相连，在一个开关单元工作时，所述短时脉冲信号控制该开关单元导通或关断。

6.根据权利要求5所述的接口电路中的输出电路，其特征在于，

当所述输出端OUT的上冲电压大于预先设定的参考电压时，所述使能控制电路输出的一组使能控制信号使上拉开关中工作的开关单元的个数较少，从而降低第二电压源对输出端OUT的上拉能力；当所述输出端OUT的上冲电压小于预先设定的参考电压时，所述使能控制电路输出的一组使能控制信号使上拉开关中工作的开关单元的个数增加，从而增大第二电压源对输出端OUT的上拉能力。

7.根据权利要求5所述的接口电路中的输出电路，其特征在于，

每个开关单元均包括依次连接于所述第二电压源和输出端OUT之间的第一开关和第二开关，所述第一开关的控制端作为该开关单元的使能端口，所述第二开关的控制端作为该开关单元的控制端口，

当第一开关关断时，该开关单元不工作，当第一开关导通时，该开关单元工作；当第一开关导通时，若第二开关K2导通，则该开关单元导通，若第二开关关断，则该开关单元关断。

8.根据权利要求7所述的接口电路中的输出电路，其特征在于，

所述第一开关和第二开关均为PMOS晶体管；或

所述第二开关和第二开关均为NMOS晶体管。

9.一种接口电路，其特征在于，其包括低压差线性稳压器和如权利要求1-8任一所述的输出电路，所述低压差线性稳压器基于第二电压源输出第一电压源。

10.根据权利要求9所述的接口电路，其特征在于，

所述低压差线性稳压器为无电容型低压差线性稳压器，

所述第二电压源为接口电路所在芯片的内电源。