[发明专利]用于管芯上电压缩放的分布式功率传送方案

说明书

本申请是2011年6月24日提交的发明专利申请201110188562.X(用于管芯上电压缩放的分布式功率传送方案)的分案申请。

技术领域

本申请一般涉及集成电路，尤其涉及可变电压通过管芯上电压调节器的传送。

背景技术

计算设备可将大部分时间花在空闲状态。因此，空闲状态下的功率节省对于抑制功耗是极其重要的。

一些处理器可允许取决于活动来调节核电压。例如，一些中央处理单元(CPU)可具有生成电压标识(VID)信号的能力。VID信号可向电源单元指示CPU所需的电压量。提供这种可变电压的通常方式可通过使用外部电压调节器(VR)。然而，外部VR可比固定电压调节器更贵且可能需要更大的物理板面积。此外，外部VR在调节其输出方面可能慢。结果，外部VR可能不是非常适合在小的时间增量上支持CPU的动态功率节省。

目前存在不使用外部VR的若干种管芯上功率节省技术。这些技术包括时钟缩放、时钟选通和功率选通。时钟缩放可指根据工作负载缩放时钟频率，以便节省动态有效功率。时钟选通可指当逻辑块没有处理任何数据时维持处理器的某些逻辑块的状态以便消除切换功耗。尽管时钟缩放和/或时钟选通可降低动态功耗，然而外部VR可能仍是改变供电电压以便降低泄漏功率所必须的。

功率选通可指关闭处理器中当前没有使用的某些逻辑块的功率以便降低处理器的总体功率泄漏。功率选通可表现为在供电电压上的开/关控制。理想地，经功率选通的逻辑块可根本不消耗功率。如此，功率选通可非常适于使逻辑块进入待机或休眠模式。然而，由于与进入或退出功率选通状态相关联的固有等待时间，在正常的操作条件下功率选通是不能容忍的。

需要节省更多的功率量，尤其是在处理器的一个或多个功率域不能完全断电，但也没有处理时间敏感的数据时的情况中。此外，因为外部VR可能是昂贵且低效率的，所以有利的是在管芯上具有满足以下要求的精细粒度的功率传送机制：无需使用外部VR的可变电压电平的传送；基于工艺角(process corner)的Vcc调谐以满足产品要求；以通常的输入电压在不同的电压下以不同的时钟频率操作不同的逻辑块；以及从通常的输入电压生成可变电压电平以减少平台VR轨的数量。

发明内容

根据本发明的一种装置，包括具有多个功率域的处理器芯片，其中每个功率域由LDO电压调节器电路来供电，LDO电压调节器电路包括：(i)至少一个功率门晶体管，用于提供包括切通模式、切断模式、和可变电压输出模式在内的不同供电模式，以及(ii)电压调节控制电路，其在可变电压输出模式期间被启用，且在切通模式和切断模式期间被禁用，电压调节控制电路包括运算放大器，耦合到运算放大器的预驱动器单元，以及驱动器单元，其中预驱动器单元耦合到驱动器单元。

根据本发明的一种计算系统，包括：处理器芯片、用于向处理器芯片提供功率的外部电压供给，以及耦合于处理器芯片以为用户提供对于计算系统的访问的I/O设备，其中处理器芯片具有带有独立功率域的两个或多个逻辑块，其中每个域从相关联的至少一个功率门单元来供电，功率门单元具有耦合至外部电压供给的供给输入、控制输入、以及用于向各个功率域提供内部电压供给的供给输出；其中每个功率域具有耦合到其相关联的至少一个功率门单元的控制输入的LDO控制电路和选择逻辑，LDO控制电路包括运算放大器、耦合到运算放大器的预驱动器单元、以及耦合到预驱动器单元驱动器单元，LDO控制电路用于控制至少一个功率门单元来以可变电压输出模式提供可变电压输出，选择逻辑用于对于切换模式禁用LDO控制电路以节省功率，切换模式中，至少一个功率门单元(i)对于通模式将被切通以将外部电压供给耦合到内部电压供给，或(ii)对于断模式将被切断以将外部电压供给与内部电压供给解耦合。

附图简述

本公开的实施例借助示例性图示而非限定地予以描述，这些图示示出于附图中，其中相同标记表示相同要素，在附图中：

图1是根据各实施例的示例高速低压差(high speed low dropout(HS-LDO))电压调节电路的框图；

图2是示出根据各实施例的HS-LDO电路的各组件之间的结构关系的框图；

图3是根据各实施例的示例N级预驱动器单元和耦合到PGT单元的示例P级驱动器单元的框图；

图4是示出根据各实施例的HS-LDO电路的示例操作的一部分的流程图。

图5是示出根据各实施例将HS-LDO电路集成到处理器的功率域的两种方式的框图。