[发明专利]导电沟道全包裹纳米线平面环栅场效应器件及其制备方法

说明书

技术领域

本发明属于微纳加工技术领域，具体涉及一种基于纳米线的导电沟道全包裹平面环栅场效应器件及其制备方法。

背景技术

随着MOS器件小型化的发展，带来了一个极具挑战性的问题即短沟道效应，而提高栅控能力是抑制短沟道效应的有效途径，为了提高栅控能力，人们提出多种栅极设计方案，从双栅到Fin栅，Ω栅及环栅结构。在所有的栅极结构中，理论上环栅结构能够最有效提高栅调控的能力，抑制短沟道效应。相比于传统块体材料，纳米线等一维材料具有易于制备环栅结构的天然优势。

表征半导体材料电学性能的一个很重要的指标是载流子迁移率，而对于当前主流硅工艺而言，所采用的硅的电学性能并非最优，其迁移率较低，而III-V族材料的载流子迁移率，尤其是电子迁移率远高于硅，在未来的半导体工业的发展中，特别是在射频电子器件领域，III-V族材料很有可能在一定程度上替代硅材料。

而目前国内外已经有很多研究组具备了在硅衬底上生长III-V族纳米线的能力：瑞典Lund大学的Lars Samuelson等人在Journal of Crystal Growth 334(2011)51–56，发表的题为“Self-seeded，position-controlled InAs nanowire growth on Si:A growth parameter study”的文章中，公布了在硅衬底上采用自催化的方法生长InAs纳米线有序阵列的成果；日本北海道大学的Takashi Fukui等人在Nature488(2012)189，发表题为“A III–V nanowire channel on silicon for high-performance vertical transistors”的文章，也具备了在硅衬底上生长III-V族纳米线周期性阵列的能力；中国科学院半导体所赵建华等人在Nano.Lett.发表题为“Controlled Synthesis of Phase-Pure InAs Nanowires on Si(111)by Diminishing the Diameter to 10nm”的文章，具备生长细的纯相的InAs纳米线阵列。

从材料的电学性能和目前的研究进展来看，III-V族纳米线很有可能在射频电子器件领域得到进一步的应用。目前基于III-V族纳米线的平面环栅射频器件的工作来自于瑞典Lund大学(其工作发表于Nano.Lett.，题为“Realizing Lateral Wrap-Gated Nanowire FETs:Controlling Gate Length with Chemistry Rather than Lithography”。)和北京大学(其工作发表于APL题为“Suspended InAs Nanowire Gate-All-Around Field-Effect Transistors”)，前者工艺较为复杂，且采用化学腐蚀的方法，对纳米线损伤较大，其器件性能并未得到很大程度的提高，而后者采用双层胶工艺，先制备栅极，然后制备源漏电极，以形成平面环栅器件，制备的器件中纳米线受到一定程度的应力，且纳米线导电沟道并未完全被包裹。

发明内容

本发明的目的是制备出可以更高效地抑制短沟道效应的、提高栅控能力的基于纳米线的导电沟道全包裹平面环栅场效应器件。

为了实现上述目的，本发明采用以下技术方案：

一种基于纳米线的导电沟道全包裹平面环栅场效应器件，包括：

衬底；

悬浮且平行于衬底的纳米线以及位于衬底之上并径向包围所述纳米线的依次排列的源电极、栅电极和漏电极；

所述场效应器件的导电沟道是被栅电极径向包围的纳米线，所述栅电极与所述纳米线之间具有栅介质，所述导电沟道被所述栅介质和栅电极全包裹；

所述源电极与栅电极之间，以及所述漏电极与栅电极之间分别有部分重叠，重叠部分被栅介质所隔离。

优选地，上述衬底为覆盖有氧化硅的单晶硅。

优选地，所述纳米线是自掺杂低阻纳米线，是在进行生长纳米线的过程中引入的自掺杂，其材料为III-V族材料。

优选地，所述栅介质为高介电常数材料。

优选地，源电极、栅电极和漏电极为金属电极。其中，所述源电极和漏电极金属要求能够与纳米线形成欧姆接触的金属，包括金，铝，镍等金属。

上述基于纳米线的导电沟道全包裹平面环栅场效应器件的制备方法，包括如下步骤：