[发明专利]应用于嵌入式系统的电路结构和掉电保护方法

权利要求书

1.一种应用于嵌入式系统的电路结构，包括防反电路、系统主控电路和存储器，所述防反电路具有电源电压输入端和电压输出端，所述系统主控电路的电源端电连接所述电压输出端，所述存储器电连接所述系统主控电路；其特征在于，还包括：

掉电保护电路，电连接在所述防反电路的所述电压输出端和所述系统主控电路的所述电源端之间；以及

法拉电容，电连接所述掉电保护电路并用于储存电能以在所述防反电路的所述电源电压输入端掉电后给所述系统主控电路的所述电源端供电以完成文件保存至所述存储器。

2.如权利要求1所述的应用于嵌入式系统的电路结构，其特征在于，所述掉电保护电路包括：

状态监测电路，电连接至所述防反电路的所述电压输出端并用于监测所述电压输出端的输出电压以得到监测值；

状态通知电路，电连接所述状态监测电路和所述系统主控电路的中断端口，用于接收所述监测值以判断所述防反电路的所述电源电压输入端是否掉电并产生掉电状态通知输出给所述系统主控电路的所述中断端口；以及

掉电维持电路，电连接在所述状态监测电路和所述系统主控电路的所述电源端之间并且电连接所述法拉电容，用于在所述电源电压输入端未掉电状态下对所述法拉电容充电并将所述防反电路的所述电压输出端的电压传递至所述系统主控电路的所述电源端、以及用于在所述电源电压输入端掉电状态下利用所述法拉电容储存的电能向所述系统主控电路的所述电源端供电。

3.如权利要求2所述的应用于嵌入式系统的电路结构，其特征在于，所述状态监测电路为分压采样电路。

4.如权利要求3所述的应用于嵌入式系统的电路结构，其特征在于，所述分压采样电路包括串接在所述电压输出端和接地电位之间的第一电阻和第二电阻，并且所述第一电阻和所述第二电阻之间的节点电压作为所述监测值。

5.如权利要求2所述的应用于嵌入式系统的电路结构，其特征在于，所述状态通知电路包括单片机，并且所述单片机利用通用目的输入/输出口接收所述监测值。

6.如权利要求2所述的应用于嵌入式系统的电路结构，其特征在于，所述掉电维持电路包括：第一二极管、电阻和第二二极管；所述第一二极管的正极电连接所述状态监测电路，所述第一二极管的负极电连接所述系统主控电路的所述电源端；所述电阻电连接在所述第一二极管的负极和所述法拉电容之间，所述第二二极管的正极电连接所述法拉电容且所述第二二极管的负极电连接所述第一二极管的负极，从而所述电阻和所述第二二极管并联在所述第一二极管的负极和所述法拉电容之间。

7.一种应用于嵌入式系统的电路结构，包括系统主控电路和存储器，所述系统主控电路的电源端用于接收一电源电压，所述存储器电连接所述系统主控电路；其特征在于，还包括掉电保护电路和电容；所述掉电保护电路包括：

串接在所述电源电压和接地电位之间的第一电阻和第二电阻、且所述第一电阻和所述第二电阻之间的节点作为监测值输出端；

单片机，所述单片机的通用目的输入/输出口电连接所述监测值输出端、且所述单片机的状态通知输出端电连接所述系统主控电路的中断端口；以及

第一二极管、第三电阻和第二二极管，所述第一二极管的正极电连接所述电源电压、所述第一二极管的负极电连接所述系统主控电路的所述电源端，所述第三电阻和所述第二二极管并联在所述第一二极管的负极和所述电容之间并且所述第二二极管的正极电连接所述电容以及所述第二二极管的负极电连接所述第一二极管的负极。

8.如权利要求7所述的应用于嵌入式系统的电路结构，其特征在于，所述电容为法拉电容。

9.一种应用于嵌入式系统的掉电保护方法，执行于系统主控电路，其中所述系统主控电路的电源端用于接收一电源电压；其特征在于，所述系统主控电路的电源端和所述电源电压之间设置有掉电保护电路、所述掉电保护电路挂接有电容、且所述掉电保护电路用于在所述电源电压处于掉电状态时产生掉电状态通知；所述掉电保护方法依序包括步骤：

操作系统层接收所述掉电状态通知以触发中断；

操作系统层在中断处理函数中判断掉电状态是否稳定，并在判断结果为“是”时通知应用软件层进行掉电处理；

应用软件层保存应用软件层数据并关闭运行的应用软件层程序；

应用软件层调用系统挂起命令；以及

操作系统层响应系统挂起命令使操作系统进入待关机状态，以在所述电容放电完成之前完成系统文件的保存。