[发明专利]一种基于电平检测的低功耗控制电路

说明书

技术领域

本发明涉及数字电路，特别涉及数字电路中的门控时钟电路结构。

背景技术

随着SoC(System on Chip:片上系统)芯片设计复杂度日益增加。对于电池驱动的SoC芯片，在考虑速度和面积的同时，也要考虑功耗，以延长电子产品的运行周期。SoC中CMOS电路功耗主要有两种，一种是静态功耗，主要由静电流、漏电流等因素引起；另一种是动态功耗，主要由电路中信号变换时造成的瞬态开路电流和负载电流等引起，它是SoC芯片中功耗的主要原因。因此，解决好SoC中的动态功耗是降低整个SoC芯片功耗的关键。

现有技术中，可以引入四种工作模式的组合对SoC芯片进行低功耗管理。这四种工作模式分别是Slow(减速)模式、Normal(正常)模式、Idle(闲置)模式和Sleep(休眠)模式。表1为四种工作模式下芯片CPU和IP(Intellectual Property：知识产权)模块的状态。

表1 低功耗管理的四种工作模式

虽然通过以上四种模式的变换，可以降低动态功耗，但不同模式之间的转换需要额外的系统开销。转换过程中的操作也有可能产生不可预见的错误。同时，还需要引入相应的硬件结构来完成转换，导致芯片面积增大。

发明内容

鉴于现有技术中的上述缺陷，本发明提出了无需模式切换的基于电平检测的方式实现降低SoC功耗的结构。

根据本发明的一个方面，提供了一种基于电平检测的低功耗控制电路，包括：寄存器模块，保存预设计数值；计数器，配置为对输入信号的电平保持时间计数，并根据所述电平保持时间计数值与所述寄存器模块中的所述预设计数值的比较结果输出相应的门控信号；和时钟门控模块，根据所述计数器输出的所述门控信号输出相应的门控时钟信号。

在上述方式中，可配置为当输入信号电平保持时间大于或等于寄存器设置的时间，门控信号有效，当输入信号RX电平保持时间小于寄存器设置的时间，门控信号无效。此外，时钟门控模块可设置为当门控信号有效时，门控时钟信号有效且等于时钟信号，当门控信号无效时，门控时钟信号无效且为低电平。

根据本发明的另一方面，提供基于电平检测的方式实现降低SoC功耗的电路结构，包括IP模块和AHB(Advanced High-performance Bus:高性能总线)总线以及上述基于电平检测的低功耗控制电路。通过基于电平检测的低功耗控制电路，由SoC的输入信号的电平状态来决定低功耗控制电路中门控时钟信号是否有效。当输入信号为起始位时，如果其电平保持足够长时间，则门控时钟信号有效，IP模块的接收部分可以正常工作；如果输入信号没有保持足够长时间，则门控时钟信号无效，IP模块的接收部分停止工作，处于待机状态。

根据上述方案，提供了根据输入信号的电平保持时间是否超过寄存器的设定值来控制门控时钟信号是否有效，从而控制SoC系统各IP模块工作的电路结构。该结构能够有效的降低SoC系统功耗，且不会过多增加芯片面积。

附图说明

图1是本发明一实施方式的利用基于电平检测的低功耗控制电路来降低SoC系统功耗的结构的示意图；

图2是图1所示低功耗控制电路中的示意图；

图3是图2所示低功耗控制电路的一种实现方式的结构示意图；

图4是本发明一实施方式的基于电平检测的低功耗控制电路的时序图。

具体实施方式

下面结合附图对本发明的实施方式作进一步详细说明。

图1是本发明一实施方式的基于电平检测的降低SoC系统功耗的结构示意图。

如图1所示，该低功耗控制电路包括基于电平检测的低功耗控制电路1和IP模块2。IP模块2本身是SoC系统中常规的功能模块，其结构在此不再赘述。时钟信号CLK输入低功耗控制电路1，同时输入IP模块2的输入信号RX也输入低功耗控制电路1。低功耗控制电路1输出的门控时钟信号GCLK是否有效由输入信号RX的状态来决定。RX为起始位(一帧信息的第一位，表示帧信息的开始，此位为特定的数值(一般定义为0有效))时，如果RX的电平保持足够长时间，则GCLK有效，IP模块2的接收部分可以正常工作；如果RX的电平没有保持足够长时间，则GCLK无效，IP模块2的接收部分停止工作，处于待机状态。

图2是图1所示低功耗控制电路1的原理示意图。图3示意性地显示了图2所示的低功耗控制电路1的一种实现方式的结构示意图。