[发明专利]垂直存储器装置及其制造方法

说明书

技术领域

本发明是有关于一种存储器及其制造方法，且特别地，更有关于一种垂直存储器装置及其制造方法。

背景技术

随着半导体存储器装置的密度增加，二维结构不再能够达到特定需求。因此，虽然三维存储器的制造过程面临特别问题，然三维存储器仍成为众所皆知。图1绘示具有由线图案建立的弯曲(bending)及摆动(wiggling)线边界的三维叠层结构的半导体装置100的实施例。当高深宽比(aspectratio)时，此些制造困难尤其严重。例如，沿图1的剖面A-A’的多个垂直元件，例如是线隔离结构105可显示以导电及/或其它材料填满多个空间110的隔离。然而，如剖面B-B’所示，弯曲及摆动的影响是明显的。多个垂直方向纵梁(stringer)(不希望获得的多个连接件/层之间的连结)也可发生在相似的剖面。此些制造问题使具有多个足够小尺寸的胞的三维存储器装置在制造上变得复杂。

有需要避免存在于先前技术的存储单元工艺的纵梁及弯曲/摆动议题。有需要存在具有甚小尺寸的存储单元的可靠制造方法。

发明内容

根据本发明一实施例，提出一种三维半导体存储器装置。三维半导体存储器装置包括多个导电材料与绝缘材料的交替层。多个交替层的多个第一洞设于多个第一行，其中此些第一洞与数据储存膜排列，且此些排列的第一洞以形成多个导电柱的导电材料填满。多个隔离洞设于此些位于连接且邻近于沿第一行的多个第一洞的间的交替层。装置更包括多个连接沿多个第二行的多个导电柱的柱导体，其中第二行与第一行交叉一角度。

根据本发明另一实施例，提出一种三维半导体存储器装置。多个第一洞设于多个平行行，且多个第二行以一角度与多个第一行交叉，其中角度是直角或非直角。选择约60度的角度降低半导体装置的一存储单元的尺寸至约90度的半导体装置的尺寸的约86.6％。

根据本发明另一实施例，导电柱包括多个定义一垂直栅极存储器装置的字线，而在另一实施例中，多个导电柱包括多个定义一垂直通道存储器装置的位线。

虽然为了行文的理由，装置和方法已经或将要被以功能性的解释加以叙述，但应能特别理解，除非有予以指示，不然权利要求项不应被任何「手段」或「步骤」的限制条件加以限制，而应当在与司法学说对于等价物的解释之下与权利要求项所提供的意思与等价物定义的范围完全一致。

任何于本文中叙述或参照的特征或特征的组合，在包含于任何这类组合的特征未于上下文、本说明书及通常知识者的理解中明显互相矛盾的情况下，包括于本发明的范围当中。此外，任何于本文中叙述或参照的特征或特征的组合，可能特别排除于本发明的任一实施例中。为了总结本发明，是叙述或参照本发明的某些方面、优点及新颖性特征。当然，应该理解，并非所有的这些方面、优点及新颖性特征都必须被包括于本发明的任一特定实施方案中。本发明的其他优点及方面将详细叙述如下于说明书及权利要求范围中。

本发明的其他实施样态及优点可在检阅图式、详细说明与随附的权利要求范围时获得理解。

附图说明

图1绘示已知具有弯曲及摆动的垂直存储器线图案的剖面图。

图2绘示具有多个第一洞的一垂直存储器结构的俯视图。

图2AB是绘示有多个隔离及导电层交替于结构且显示多个第一洞的多个剖面的图2的结构沿一/二正交线A-A’及/B-B’的剖面图。

图2CD是更绘示有结构的多个交替的绝缘及导电层的图2的结构的多个第一洞沿一/二正交线C-C’及/D-D’的剖面图。

图2E绘示图2的结构沿图2的虚线区域E的细部图。

图3绘示在排列多个储存膜及以导电材料填满后，图2的垂直存储器结构的一导电层沿图2CD的线G-G’的剖面图。

图3AB是绘示有导电柱的图3的结构沿图3的一/二线A-A’及/或B-B’的剖面图。

图3CD是绘示有导电柱的图3的结构沿图3的一/二线C-C’及/或D-D’的剖面图。

图3E绘示图3的多个第一洞与储存膜排列且以导电材料填满的细部图。

图4绘示在隔离洞的形成后，图3的垂直存储器结构沿图3CD的线G-G’的剖面图。

图4A绘示图4的结构沿图4的线A-A’的剖视图。

图4B绘示图4的结构沿图4的线D-D’的剖视图。

图4C绘示图4的多个隔离洞的布局细部图。

图5绘示在图案化及刻蚀以形成柱导体后，图4的垂直存储器结构的洞配置的俯视图。

图5C绘示在柱导体形成后，图5的结构沿图5的C-C’的剖面图。