[发明专利]一种SRAM型FPGA的CLB动态老炼配置方法

说明书

技术领域

本发明涉及一种SRAM型FPGA的CLB动态老炼配置方法，它是一种基于SRAM工艺的FPGA(Field Programmable Gate Array，现场可编程门阵列)动态老炼试验中的配置方法，属于FPGA的可靠性技术领域。

背景技术

现场可编程门阵列(Field Programmable Gate Array，FPGA)是一种可编程逻辑器件。通过编程可以把一个通用的FPGA芯片配置成用户需要的硬件数字电路。随着我国航天事业的快速发展，越来越多的导弹武器和宇航电子系统采用FPGA芯片来代替传统的ASIC芯片来实现设计，这就对FPGA的质量和可靠性提出了更高的要求。由于FPGA是一种特殊的集成电路，而老炼试验是保证集成电路可靠性的重要手段，所以对FPGA老炼试验进行研究是十分重要的研究项目。目前，国内外关于FPGA的老炼和寿命试验的研究很少。

FPGA是一种半定制的集成电路，在其被配置之前没有一定的电路结构，因此FPGA的老炼试验不同于一般集成电路的老炼试验。目前国内FPGA的老炼多为静态老炼，只能激发FPGA器件的少部分缺陷，并且内部电路并没有真正的受到应力，存在一定的局限性。FPGA的动态老炼理论上要求电路在其最高温度工作条件下完全模拟实际工作状态，电路内部的逻辑单元都有机会得到翻转。因此，需要将FPGA配置成一定的电路结构，并把老炼向量施加到FPGA电路内部，使内部的门阵列工作起来。本发明针对FPGA内部基本的可编程逻辑块CLB的结构和布局特点，对其进行全面可控的配置，解决了FPGA内部CLB资源数量大而输入输出管脚有限的问题，可以实现对FPGA的CLB资源的动态老炼和可控配置。

发明内容

1)发明目的：

本发明的目的在于提供一种SRAM型FPGA的CLB动态老炼配置方法，通过对FPGA内部CLB资源的可控配置，实现通过有限的管脚将老炼向量施加至内部可编程逻辑资源，使FPGA内部的门阵列承受不断变化的电应力，从而可以实现FPGA的动态老炼。

2)技术方案：

本发明为一种SRAM型FPGA的CLB动态老炼配置方法，它主要是通过调用硬件原语来配置FPGA，通过编写用户约束文件(UCF)来控制所调用资源的连接方式，将FPGA内部资源按照一定顺序级联成测试链，进而实现有限的输入输出引脚与数量庞大的内部逻辑的连接。配置程序采用编写C语言循环程序的方式来自动生成，解决了FPGA内部CLB资源数量庞大难以手动调用硬件原语的问题。

SRAM型FPGA的可编程逻辑资源主要以CLB的形式在其内部排布成二维阵列。每一个CLB内部由若干Slice组成，Slice内部主要包括查找表(LUT)、触发器单元(FF)以及一些附加逻辑，其中，LUT和FF是实现逻辑电路功能的主要结构，老炼试验过程中主要是对这两种结构进行反复不断的功能测试。本发明的配置电路主要是将LUT和触发器单元分别配置成RAM和D触发器(DFF)模式，RAM和DFF的输入输出前后连接形成一条长链，RAM的地址输入端、写使能端和时钟信号输入端为公共端，测试信号从数据输入端输入并在测试链上传递，使RAM和DFF单元都处于工作状态。根据CLB在FPGA中的布局，可以配置多条测试链并行测试，实现更为全面的老炼。

本发明是一种SRAM型FPGA的CLB动态老炼配置方法，该方法具体步骤如下：

步骤一：老炼配置电路设计。根据对CLB的内部结构的分析，LUT可以工作在多种模式下，当工作在RAM模式下时，LUT的功能发挥更完全。将LUT和触发器单元连接成RAM-DFF测试链，通过地址输入端A[x-1：0](x输入查找表)选定RAM的存储单元，在时钟信号控制下通过数据输入端D输入高低电平交替变化的测试信号，测试链就如同移位寄存器一样工作；当改变地址输入端的地址值，选定RAM的下一个存储单元，这样，当地址输入端A[x-1：0]按00…0～11…1变化时，LUT的所有RAM存储单元都参与了老炼试验。

步骤二：对测试链的基本元件实例进行命名编号。对第一步设计的测试链中的RAM和DFF元件实例按顺序命名，如XXX_1，XXX_2，…，XXX_n；对各个模块的端口也进行命名，便于后续自动生成配置程序，使FPGA开发软件能够按照设定的连接方式连接这些逻辑单元。