[发明专利]一种半导体器件的制作方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件的制作方法。

背景技术

随着集成电路技术的不断发展，在单一芯片中集成的半导体器件的数量不断增多，在进行集成电路设计时，通常要使用若干相同电学参数的半导体器件。例如，静态随机存储器(SRAM)作为挥发性存储器中的一员，具有高速度、低功耗与标准工艺相兼容等优点，广泛应用于PC、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等领域。特别是，高速同步SRAM用于诸如工作站等超高速缓存器的应用，超高速缓存为再利用的数据或指令提供高速的存储。在设计静态随机存储器(SRAM)的存储单元时，需要有若干相同电学参数的MOS晶体管，然而，在SRAM器件设计和生产过程中，由于不确定、随机误差、梯度误差等原因，一些设计时完全相同的MOS晶体管在生产后却存在误差，即名义上相同的MOS晶体管的电学参数常常会发生漂移，造成原本应相同的MOS晶体管的电学参数失配(mismatch)，即匹配特性下降，从而会引起SRAM存储速度变缓、功耗增加、时钟混乱等问题。

其中，造成这种晶体管电学参数失配的具体原因很多，其中主要包括：器件附近的图案密度的高低不一致而造成的研磨抛光速率不同，离子注入过程中的工艺偏差造成的注入剂量不同，工艺偏差造成的一些应力层引起的应力不均匀等。针对这些原因，一些专利例如CN 102683169 A等做了相关的改进。

随着集成电路技术的不断发展，SRAM器件集成度更高，其内部的MOS晶体管的尺寸也会不断降低，由于晶体管尺寸的进一步降低，阈值电压失配(Vt Mismatch)方面对于SRAM良率的提高的影响变的尤为重要。

因此，需要一种半导体器件的制作方法，能够降低CMOS器件的阈值电压的失配，改善CMOS器件的性能。

发明内容

本发明的目的在于提供一种半导体器件的制作方法，能够降低CMOS器件的阈值电压的失配，改善CMOS器件的性能。

为解决上述问题，本发明提出一种半导体器件的制作方法，包括：

提供一半导体衬底，在所述半导体衬底的各个有源区表面上依次形成栅介质层、栅极以及围绕所述栅极的侧墙；

在栅极两侧的有源区中形成源极和漏极；

采用纯碳离子或者锗碳混合离子或者硅离子对所述栅极、源极和漏极的表面进行预非晶化处理；

采用金属硅化物工艺处理所述栅极、源极和漏极表面形成金属硅化物。

进一步的，提供所述半导体衬底的步骤包括：

提供一基底，通过隔离结构隔离出多个有源区；

对所述基底进行阱离子注入，形成阱，并进行退火。

进一步的，在所述半导体衬底的有源区表面上依次形成栅介质层、栅极以及围绕所述栅极的侧墙的步骤包括：

在所述半导体衬底上依次形成栅介质层、多晶硅层；

光刻并刻蚀所述多晶硅层、栅介质层，在所述有源区表面上形成栅极；

在所述有源区表面上形成围绕所述栅极和栅介质层的第一侧墙；

以所述第一侧墙和栅极为掩膜，对所述栅极的两侧有源区进行轻掺杂源/漏区离子注入，形成轻掺杂源/漏结构；

在所述有源区表面上形成围绕所述第一侧墙的第二侧墙；

以所述第二侧墙、第一侧墙和栅极为掩膜，对所述栅极的两侧有源区的进行源/漏极离子注入，形成源极和漏极。

进一步的，在所述半导体衬底的有源区表面上依次形成栅介质层、栅极以及围绕所述栅极的侧墙的步骤包括：

在所述半导体衬底上依次形成栅介质层、多晶硅层；

光刻并刻蚀所述多晶硅层、栅介质层，在所述有源区表面上形成栅极；

在所述有源区表面上形成围绕所述栅极和栅介质层的侧墙；

以所述侧墙和栅极为掩膜，对所述栅极两侧的有源区依次进行轻掺杂源/漏区离子注入和源/漏极离子注入，形成源极和漏极。

进一步的，进行轻掺杂源/漏区离子注入之前或之后，还对所述栅极两侧的有源区进行HALO离子注入。

进一步的，所述轻掺杂源/漏区离子注入和/或源/漏极离子注入之后，对所述栅极两侧的有源区进行退火处理。

进一步的，所述各个有源区包括用于形成NMOS区和PMOS区；进行轻掺杂源/漏区离子注入和源/漏极离子注入时，先对NMOS区进行离子注入，再对PMOS区进行离子注入。

进一步的，所述金属硅化物中的金属包括钨、钛、钽、钯、锆、钴、铂和镍中的至少一种。