[发明专利]二进制逻辑电路、获得其硬件表示的方法及其制造方法有效
| 申请号: | 201510212231.3 | 申请日: | 2015-04-29 |
| 公开(公告)号: | CN105045559B | 公开(公告)日: | 2019-04-09 |
| 发明(设计)人: | T·李 | 申请(专利权)人: | 想象技术有限公司 |
| 主分类号: | G06F7/523 | 分类号: | G06F7/523 |
| 代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 吕俊刚;刘久亮 |
| 地址: | 英国赫*** | 国省代码: | 英国;GB |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 函数 逼近 | ||
1.一种二进制逻辑电路,用于作为一系列直线段在预定义范围内逼近数学函数,每条直线段都具有预定的一组固定斜率中的一个斜率以及相应基值,所述二进制逻辑电路包括:
输入,用于接收在所述预定义范围内的输入变量;
多条逻辑链,每条逻辑链都包括:
二进制乘法器,适用于使用h-1个二进制加法器执行与所述一组固定斜率中的相应的一个斜率的乘法,其中,h是以下各项的最小汉明权重:
所述固定斜率的二进制表示;
所述固定斜率的三进制表示;以及
所述固定斜率的作为两个二进制数、两个三进制数、或者一个二进制数与一个三进制数的乘积的表示;
所述h-1个二进制加法器在逻辑上被构造成使用具有该最小汉明权重h的所述固定斜率的表示执行所述乘法;以及
二进制加法器,适用于将基值相加到所述二进制乘法器的输入和输出中的一个;以及
选择逻辑,被构造成根据所述输入变量选择所述逻辑链中的一个,以针对所接收的输入变量提供所述数学函数的近似值。
2.根据权利要求1所述的二进制逻辑电路,其中,所述预定的一组固定斜率中的每个所述固定斜率都具有小于或等于阈值的相应的最小汉明权重h,其中,所述阈值确定对所述二进制乘法器适于用来执行乘法的加法器的数量的限制。
3.根据权利要求2所述的二进制逻辑电路,其中,所述阈值是2或3。
4.根据权利要求1所述的二进制逻辑电路,其中,所述最小汉明权重h小于或等于3。
5.根据权利要求1所述的二进制逻辑电路,所述选择逻辑被构造成通过将所接收的输入变量与预定的一组断点值相比较,来选择所述逻辑链中的一个,每个断点值都表示对一条或更多条直线段划界的所述输入变量的值。
6.根据权利要求5所述的二进制逻辑电路,所述选择逻辑被构造成确定一对相邻断点值,所接收的输入变量位于该对相邻断点值之间,并且所述选择逻辑响应于该确定,选择对应于位于该对相邻断点值之间的直线段的所述逻辑链。
7.根据权利要求5或6所述的二进制逻辑电路,其中,所述一组断点值中的每个断点值在所述选择逻辑中以如下形式被使用:
所述断点值的二进制表示;
所述断点值的三进制表示;或
所述断点值的作为两个二进制数、两个三进制数、或者一个二进制数与一个三进制数的乘积的表示;
用于每个断点值的形式都是具有所述最小汉明权重的断点值的表示。
8.根据权利要求7所述的二进制逻辑电路,其中,所述一组断点值中的每个断点值的所述最小汉明权重小于或等于3。
9.根据权利要求1所述的二进制逻辑电路,每条逻辑链的所述二进制加法器都被布置成将相应的基值相加到所述二进制乘法器的输出,并且对于关于笛卡尔轴x和y表示为y=f(x)形式的数学函数,每条直线段都表示在所述基值处与y轴相交的线的一部分。
10.根据权利要求1所述的二进制逻辑电路,每条逻辑链的所述二进制加法器都被布置成将相应的基值相加到所接收的输入变量,并且对于关于笛卡尔轴x和y表示为y=f(x)形式的数学函数,每条直线段都表示在所述基值处与x轴相交的线的一部分。
11.根据权利要求1所述的二进制逻辑电路,其中,所述数学函数在所述预定义范围内是连续光滑函数。
12.根据权利要求1所述的二进制逻辑电路,其中,所述多条逻辑链中的至少一条逻辑链包括:二进制乘法器,适用于执行与具有大于1的最小汉明权重的固定斜率的乘法。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于想象技术有限公司,未经想象技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510212231.3/1.html,转载请声明来源钻瓜专利网。





