[发明专利]用于绝缘体上硅射频开关器件结构的制造方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种用于绝缘体上硅射频开关器件结构的制造方法。

背景技术

硅材料是半导体行业应用最广泛的主要原材料，大多数芯片都是用硅片制造的。绝缘体上硅(SOI，Silicon-on-insulator)是一种特殊的硅片，其结构的主要特点是在有源层和衬底层之间插入绝缘层(掩埋氧化物层)来隔断有源层和衬底之间的电气连接，这一结构特点为绝缘体上硅类的器件带来了寄生效应小、速度快、功耗低、集成度高、抗辐射能力强等诸多优点。

现在，已经采用绝缘体上硅技术来制造开关器件。优值(Figure of Merit，简称FOM)是评价开关器件性能或工艺的特征测试参数。FOM＝Ron*Coff，其中Ron是器件栅极电压等于器件处于导通状态时的等效电阻值，Coff是器件处于关断状态时的等效电容值。优值越低则表示器件性能越好。晶体管源漏之间金属层的电容将影响关态电容Coff。

具体地，图1示意性地示出了根据现有技术的绝缘体上硅射频开关器件结构的俯视示意图。图2示意性地示出了根据现有技术的绝缘体上硅射频开关器件结构沿图1的线A-A’的截面示意图。如图1和图2所示，根据现有技术的绝缘体上硅射频开关器件结构包括：梳状栅结构G01、梳状源结构S01以及梳状漏结构D01，其中梳状栅结构G01、梳状源结构S01以及梳状漏结构D01的梳齿相互平行，而且梳状源结构S01以及梳状漏结构D01的梳齿交替布置(在梳齿的延伸方向上彼此重叠)，而且在梳状源结构S01的梳齿与梳状漏结构D01的梳齿之间布置有梳状栅结构G01的梳齿；并且，梳状源结构S01以及梳状漏结构D01处于同一层，梳状源结构S01以及梳状漏结构D01处于梳状栅结构G01的上层。

如图2所示，晶体管源漏之间金属层的电容100将影响关态电容Coff。具体地说，金属层面对面的电容，可以理解成平板电容；由此，正对面积越大，电容值则越大。

由此，可以通过减薄金属层厚度来减小金属层面对面的电容，但是，在减薄金属层厚度的时候，会使空气隙由形貌较好的空气隙(如图3的空气隙200所示)变成形貌变差的空气隙(如图4的空气隙200所示)。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够在通过减薄金属层厚度来减小晶体管源漏之间金属层电容的同时保持形貌较好的空气隙的方法。

为了实现上述技术目的，根据本发明，提供了一种用于绝缘体上硅射频开关器件结构的制造方法，包括：首先，形成绝缘体上硅射频开关器件的基本结构，所述基本结构包括布置在衬底上的掩埋氧化物层上的有源层，所述有源层中形成有源极区域、栅极区域和漏极区域，而且在栅极区域上形成了栅极氧化层和栅极多晶硅，有源层上覆盖有介质层，在介质层上形成有通过通孔分别与源极区域和漏极区域连接的源极金属布线和漏极金属布线；其次，沉积介质材料并对沉积的介质材料进行平坦化处理，以使得介质层的厚度变大，其中介质材料完全覆盖源极金属布线和漏极金属布线；随后，在介质层中刻蚀出位于源极金属布线和漏极金属布线之间的凹槽；此后，在凹槽中部分地填充介质材料，以便在凹槽中形成被介质材料包围的空隙。

优选地，源极金属布线和漏极金属布线具有减薄的厚度。

优选地，源极金属布线和漏极金属布线的厚度不大于

优选地，源极金属布线和漏极金属布线的厚度介于之间。

优选地，厚度变大后的介质层的顶部与源极金属布线和漏极金属布线的顶部之间的距离根据所述凹槽的期望深宽比进行调整。

优选地，厚度变大后的介质层的顶部与源极金属布线和漏极金属布线的顶部之间的距离介于之间。

优选地，平坦化处理为化学机械研磨。

优选地，在CMOS工艺中执行所述制造方法。

凹槽中形成的空隙的形貌的好坏取决于凹槽的高宽比，在减薄的金属层的情况下，由于覆盖源极金属布线和漏极金属布线的介质层的厚度加大，使得形成空隙的凹槽的高度能够不会由于金属布线的变小而变小，从而保持凹槽的高宽比基本不变甚至变大，从而得到良好的空隙形貌；继而利用良好的空隙形貌实现绝缘体上硅射频开关器件的良好绝缘特性。由此，根据本发明的用于绝缘体上硅射频开关器件结构的制造方法使得绝缘体上硅射频开关器件不仅具有理想的关态电容，而且具有实现良好的绝缘特性。

从而，本发明提出一种改善射频开关隔离特性的技术方案，其中在减薄金属层厚度的基础上，通过工艺方法改善深宽比，形成形貌更优的空气隙结构。

附图说明