[发明专利]基于RS-422电平的并行数字图像信号接收系统

说明书

技术领域

本发明属于通信领域，特别涉及一种基于RS-422电平的并行数字图像信号接收系统。

背景技术

传统的数字图像接收系统采用TTL电平传输方式，在短距离传输时具有成本低以及电路结构简单等特点，但在远距离传输时，信号发生剧烈地衰减，无法完成传输任务。

发明内容

本发明的目的是为了解决现有采用TTL电平传输的数字图像接收系统无法远距离传输的问题，本发明提供一种基于RS-422电平的并行数字图像信号接收系统。

本发明的基于RS-422电平的并行数字图像信号接收系统，所述系统包括信号调理电路、FPGA、SRAM存储器和PCI采集板卡；

信号调理电路，用于将接收的RS-422数字图像差分信号转换为TTL电平信号，并进行光电隔离；

FPGA包括数据接收及合并单元、地址发生器、状态发生器、状态寄存器和切换单元；

数据接收及合并单元，用于接收光电隔离后的8位图像数据，将两个8位图像数据合并成一个16位图像数据，写入SRAM存储器中；

地址发生器，用于根据光电隔离后同步信号和时钟CLK信号，产生合并后的图像数据对应的SRAM存储器地址，并在CLK信号下一时钟的上升沿时，产生写RAM使能信号；

状态发生器，用于根据光电隔离后的同步信号和CLK信号，产生当前接收的数据帧数状态和SRAM存储器内存的使用状态；

状态寄存器，用于寄存当前接收的数据帧数状态和SRAM存储器内存的使用状态，并发送给PCI采集板卡；

切换单元，用于根据合并后的图像数据及相应的存储地址、写RAM使能信号和读RAM使能信号，进行相应的地址和读写切换，读取的图像数据发送至PCI采集板卡；

PCI采集板卡，用于根据上位机的控制，向切换单元发送读RAM使能信号，将读取的SRAM存储器中的图像数据通过PCI总线发送至上位机，还用于将当前接收的数据帧数状态和SRAM存储器内存的使用状态发送至上位机；

SRAM存储器，用于存储图像数据。

所述切换单元采用状态机实现，所述状态机包括空闲状态、读地址切换状态、写地址切换状态、读完成状态、写完成状态、读数据切换状态和写数据切换状态；

空闲状态，寄存器和计数器均清零，当接收到地址发生器发出的写命令时，跳转到写地址切换状态，当接收到PCI采集板卡发出的读命令时，跳转到读地址切换状态；

写地址切换状态，将SRAM存储器的地址线与地址发生器的地址线相连，当写计数器counter1的值为1时，跳转到写数据切换状态，

写数据切换状态，将SRAM存储器的数据线与数据接收及合并单元的数据线相连，同时产生写RAM使能信号，将要写的数据写到指定的SRAM存储器地址中，当counter1的值为10时，跳转到写完成状态；

写完成状态，当counter1的值大于10时，跳转到空闲状态；

读地址切换状态，将SRAM存储器的地址线与PCI采集板卡的地址线相连，当读计数器counter2的值为1时，跳转到读数据切换状态；

读数据切换状态，将SRAM存储器的数据线与PCI采集板卡的数据线相连，同时产生读RAM使能信号，将要读的数据从指定SRAM存储器地址读走；当counter2的值为10时，跳转到读完成状态；

读完成状态，当counter2的值大于10时，跳转到空闲状态。3.根据权利要求2所述的基于RS-422电平的并行数字图像信号接收系统，其特征在于，

所述数据接收及合并单元，

利用计数器和时钟CLK信号下降沿锁存数据，在CLK信号的第1个下降沿将光电隔离后的8位DATA数据锁存到合并数据的低位寄存器DATAL中；在CLK信号的第2个下降沿，将当前光电隔离后的DATA数据和DATAL中的数据合并赋给16位o_DATA输出。

所述地址发生器，还用于当一行中的数据出现丢数或多数的情况时，在换行和换帧时，需要将SRAM存储器地址指向新的一行或一帧的地址。

所述状态发生器，利用计数器记录当前接收的数据帧数，根据帧同步时钟，每接收一帧数据，计数器加1；当接收的图像数据超过SRAM存储器的存储空间时，置内存满标置flag为1。

所述PCI采集板卡采用PCI9054芯片实现。