[发明专利]基于纯差分信号的MIPI DSI/CSI-2接收器系统

说明书

本发明涉及基于纯差分信号的MIPI DSI/CSI‑2接收器系统。电路可以包括分离器、控制器和终端。该分离器可以基于输入信号生成多个输出信号，其中所述输入信号中的至少一个在不同的时间是在多个不同模式，以及所述输出信号包括基于对第一组的信号对彼此的比较产生的第一组输出信号和基于第二组的每个信号与预定阈值电压的比较产生的第二组信号。控制器可基于所述第二组输出信号确定所述输入信号是否在一个以上不同模式中的一个，以产生一个或多个控制信号。终端可基于所述一个或多个控制信号，连接负载到每个输入线路。

背景技术

一些现代数据接口可以在不同时间以不同的模式携带数据信号。例如，在数字照相机接口中，根据移动行业处理器接口(MIPI)显示接口(DSI)/相机串行接口-2(CSI-2)规范，低功率(LP)模式单端信号和高速(HS)模式差分信号可以在不同时间通过MIPI DSI/CSI-2接口总线线路携带。这可以允许接口在省电和高速之间调节权衡。

通常，为了实现协议层解码，两个LP模式信号和HS模式信号需要从输入线转换以允许并行和独立方式信号处理组合，用于协议解码，但在不同时间承载不同模式信号的数据接口需要不同的总线负载或终止。装载和处理这些要求向整体的接口硬件增加了复杂性。

因此，存在需要兼容于像标准MIPI DSI/CSI-2的改进数据接口，其可提供正确的总线负载和信号处理，同时降低整体的硬件复杂性。

附图说明

图1示出根据本公开实施例的电路的简化框图。

图2示出根据本公开实施例的电路的简化框图。

图3示出根据本公开实施例的电路的简化框图。

图4示出根据本公开实施例的方法。

图5示出根据本公开实施例使用的MIPI DSI/CSI-2接口信号的简化定时图。

图6示出根据本公开实施例使用的MIPI DSI/CSI-2接口信号的简化定时图。

具体实施方式

根据本MIPI CSI-2规范，使用两个信令模式：低功率(LP)模式和高速(HS)模式。

如图5所示，LP模式是一种单端推挽摆率有限CMOS接口，采用例如1.2伏的电源。LP模式具有自时钟接口，具有10Mbps的最大信号速率。

HS模式是差分电压模式，需要在接收侧的分裂终端和发送侧的后端。HS模式是源同步双数据速率(DDR)接口，具有1Gbps的最大信号速率。

LP模式信号具有更高的/更宽的电压摆幅/范围，最小和最大之间1.2伏。LP模式可主要用于控制信号，告诉接收端何时启用/禁用HS模式相关电路/逻辑，启用/禁用逃生低功耗模式等…

在LP模式下的信号不总是差分。对于任何线(例如，RXCLK+和RXCLK-)，LP模式信号可以是00/01/10/11。

HS模式信号具有较低的/较窄的电压摆幅/范围，最小和最大之间～200mV，以及～200mV的VCM(共模电压)。HS模式信号可用于高速数据传输。在HS模式中的信号例如对于RXCLK+和RXCLK-总是差分，HS模式信号可是仅01/10。