[发明专利]用于图案化EUV掩模上的光刻胶层的光刻系统和方法

说明书

技术领域

本发明涉及用于图案化EUV掩模上的光刻胶层的光刻系统和方法。

背景技术

半导体集成电路(IC)工业经历了指数式的增长。IC材料和设计中的技术进步已经产生了几代IC，其中每代IC都比前一代IC具有更小且更为复杂的电路。在IC的发展过程中，通常功能密度(即，每个芯片区域的互连器件的数量)已经增加而几何尺寸(即，使用制造工艺可以产生的最小组件(或线))已经减小。通常，这种按比例缩小工艺通过增加生产效率和降低相关成本来提供益处。这种按比例缩小工艺也增加了处理和制造IC的复杂性，并且为了实现这些进步，需要在IC处理和制造中的类似发展。

在集成电路(IC)或芯片的制造中，在一系列可重复使用的光掩模(本文中也被称为掩模)上创建表示不同的芯片层的图案以在制造工艺期间将每个芯片层的设计转印至半导体衬底上。这些层使用一系列的工艺构建并且转移至包括每个完整的芯片的微小的晶体管和电路内。因此，在掩模中的任何缺陷可能转印至芯片，潜在地不利地影响性能。足够严重的缺陷可能致使掩模完全无效。在极紫外(EUV)光刻期间使用反射掩模。为提供受益于EUV光刻的较高的分辨率，迫切地需要具有低缺陷的高质量反射掩模。

发明内容

为了解决现有技术中的问题，本发明提供了一种用于极紫外(EUV)掩模的光刻系统，包括：耦合模块，包括配置为接触所述EUV掩模的外围区域的至少一个掩模接触元件；以及安培计，具有通过所述至少一个掩模接触元件电连接至所述EUV掩模的一端和连接至地电位的另一端。其中，所述安培计包括配置为测量从所述EUV掩模传导至所述地电位的电流的传感器和配置为提供与通过所述传感器测量的电流相反的补偿电流的补偿电路。

在上述光刻系统中，其中，所述耦合模块包括允许辐射到达所述EUV掩模的图案形成区域的孔和围绕所述孔的框。

在上述光刻系统中，其中，所述耦合模块包括允许辐射到达所述EUV掩模的图案形成区域的孔和围绕所述孔的框；其中，所述至少一个掩模接触元件位于所述框上并且具有围绕所述孔的环形。

在上述光刻系统中，其中，所述耦合模块包括允许辐射到达所述EUV掩模的图案形成区域的孔和围绕所述孔的框；其中，所述至少一个掩模接触元件包括位于所述框的拐角或边缘上并且围绕所述孔的多个引脚、条形或L形结构。

在上述光刻系统中，其中，所述耦合模块包括允许辐射到达所述EUV掩模的图案形成区域的孔和围绕所述孔的框；其中，所述至少一个掩模接触元件包括位于所述框的拐角或边缘上并且围绕所述孔的多个引脚、条形或L形结构；其中，每个所述引脚、条形或L形结构均电连接至所述安培计。

在上述光刻系统中，还包括配置为支撑所述EUV掩模的台。

在上述光刻系统中，还包括配置为支撑所述EUV掩模的台；其中，所述台是接地的。

在上述光刻系统中，还包括配置为支撑所述EUV掩模的台；其中，所述台是接地的；其中，所述安培计通过所述台连接至所述地电位。

在上述光刻系统中，还包括配置为照射电子束或离子束的辐射源。

根据本发明的另一个方面，提供了一种光刻EUV掩模上的光刻胶层的方法，包括：将EUV掩模放置在台上，所述EUV掩模上具有光刻胶层；以允许至少一个掩模接触元件穿透所述光刻胶层以接触所述EUV掩模的方式，放置具有至少一个接触元件的耦合模块，其中，所述至少一个接触元件电连接至具有连接至地电位的一端的安培计；通过辐射的直接写入图案化所述光刻胶层；以及通过所述安培计测量从所述EUV掩模传导至所述地电位的电流，同时通过所述安培计向所述EUV掩模提供与所述电流相反的补偿电流。

在上述方法中，其中，实时提供与通过所述安培计测量的所述电流对应的所述补偿电流。

在上述方法中，其中，所述EUV掩模具有基本上平坦的上表面，同时所述至少一个掩模接触元件接触所述EUV掩模。

在上述方法中，其中，所述辐射包括电子束和离子束。

在上述方法中，其中，与通过所述安培计测量的所述电流相比，所述补偿电流具有相同的大小和相反的方向。

在上述方法中，其中，在提供所述补偿电流之后平衡所述EUV掩模上的电荷。