[发明专利]多晶硅薄膜和半导体器件的制备方法、显示基板及装置

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种多晶硅薄膜和半导体器件的制备方法、显示基板及装置。

背景技术

现有的非晶硅本身存在很多无法避免的缺点，例如，低迁移率、低稳定性等。与非晶硅相比，低温多晶硅具有较高的迁移率和稳定性。因此，低温多晶硅技术迅速发展。然而，多晶硅的晶粒尺寸的不均匀性以及晶粒的不规则排列会引起阈值电压的不均匀性，从而影响显示面板的画面品质。

发明内容

为解决上述问题，本发明提供一种多晶硅薄膜和半导体器件的制备方法、显示基板及装置，用于解决现有技术中多晶硅的晶粒尺寸不均匀以及晶粒排列不规则的问题。

为此，本发明提供一种多晶硅薄膜的制备方法，包括：

在基板上形成缓冲层；

在所述缓冲层的表面形成规则排列的第一凹槽；

在所述缓冲层上形成非晶硅薄膜；

采用光学退火工艺对所述非晶硅薄膜进行结晶处理，以形成多晶硅薄膜。

可选的，所述光学退火工艺包括准分子激光退火工艺。

可选的，所述缓冲层包括至少一个第一缓冲子层和至少一个第二缓冲子层，所述第一缓冲子层与所述第二缓冲子层间隔排列。

可选的，所述第一缓冲子层的构成材料包括二氧化硅，所述第二缓冲子层的构成材料包括氮化硅。

可选的，所述第一凹槽之间的距离范围包括300nm至400nm。

可选的，所述第一凹槽的形状为圆形或者方形。

可选的，所述采用光学退火工艺对所述非晶硅薄膜进行结晶处理的步骤之前包括：

对所述非晶硅薄膜进行脱氢处理。

可选的，所述缓冲层的构成材料包括二氧化硅。

可选的，所述缓冲层的厚度范围包括100nm至600nm。

本发明还提供一种半导体器件的制备方法，包括上述任一多晶硅薄膜的制备方法。

本发明还提供一种显示基板，包括基板，所述基板上设置有缓冲层，所述缓冲层的表面设置有规则排列的第一凹槽，所述缓冲层上设置有多晶硅薄膜，所述多晶硅薄膜由非晶硅薄膜经过光学退火工艺进行结晶处理形成。

可选的，所述缓冲层包括至少一个第一缓冲子层和至少一个第二缓冲子层。

可选的，所述第一缓冲子层与所述第二缓冲子层间隔排列，所述第一缓冲子层的构成材料包括二氧化硅，所述第二缓冲子层的构成材料包括氮化硅。

可选的，所述第一凹槽之间的距离范围包括300nm至400nm。

可选的，所述缓冲层的厚度范围包括100nm至600nm。

本发明还提供一种显示装置，包括上述任一显示基板。

本发明具有下述有益效果：

本发明提供的多晶硅薄膜和半导体器件的制备方法、显示基板及装置中，所述多晶硅薄膜的制备方法包括：在基板上形成缓冲层，在所述缓冲层的表面形成规则排列的第一凹槽，在所述缓冲层上形成非晶硅薄膜，采用光学退火工艺对所述非晶硅薄膜进行结晶处理从而形成多晶硅薄膜。本发明提供的技术方案在形成非晶硅薄膜之前，在缓冲层上形成规则排列的第一凹槽，然后采用光学退火工艺进行结晶处理。由于第一凹槽处不是激光束的焦点，因此能量相对于其他位置较低，在结晶过程中形成未融化的结晶种子，从而形成多晶硅。由于这些第一凹槽是规则排列的，因此能够形成晶粒尺寸均匀而且晶粒排列规则的多晶硅薄膜。

附图说明

图1为本发明实施例一提供的一种多晶硅薄膜的制备方法的流程图；

图2为实施例一形成的缓冲层的截面图；

图3为实施例一形成的缓冲层的A-A剖面图；

图4为实施例一形成的非晶硅薄膜的截面图；

图5为图4所示非晶硅薄膜进行退火处理的示意图；

图6为实施例一形成的多晶硅薄膜的截面图；

图7为实施例一形成的多晶硅薄膜的B-B剖面图。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的多晶硅薄膜和半导体器件的制备方法、显示基板及装置进行详细描述。

实施例一

图1为本发明实施例一提供的一种多晶硅薄膜的制备方法的流程图。如图1所示，所述多晶硅薄膜的制备方法包括：

步骤1001、在基板上形成缓冲层。