[发明专利]用于处理器端设备中的高效缓存方法及输入缓冲装置

说明书

本发明公开一种用于处理器端设备的高效缓存方法以及输入缓冲装置，该缓存方法步骤包括：在端设备中依次设置多个相同结构的用于缓冲请求的子缓冲；2）接收各源设备发送的请求并统计每拍接收到的请求数；每拍根据请求数控制将接收到的各请求按行顺序分别依次循环的写入或读出各子缓冲中；当各子缓冲中请求数总和大于预设阈值时，产生Busy信号发送至各源设备。该输入缓冲装置包括请求缓冲模块、写入与读出控制模块以及Busy产生模块。本发明能够实现无间隙的存储源设备请求，具有缓存效率与硬件利用率高、硬件开销小且功耗低的优点。

技术领域

本发明涉及处理器输入缓冲技术领域，尤其涉及用于处理器端设备中的高效缓存方法及输入缓冲装置。

背景技术

处理器的设计随着半导体工艺的不断进步而变得越来越复杂，在当前的处理器中普遍存在着由多个源设备向某个端设备发送请求的情况。当端设备和源设备距离比较远或处于不同时钟域时，端设备的Busy信号则需要多拍才能够传递到源设备中，因而在源设备收到Busy信号之前对已经发出的请求必须能够进行有效地存放和正确地处理。在端设备中添加输入缓冲便是一种常见的解决上述问题做法，高效的端设备中输入缓冲技术也是提高设备间传输效率的重要环节。

无缓冲片上网络是端设备输入缓冲技术的一项重要应用，如图1所示，假设在无缓冲片上网络中通过端设备A与源设备B、C和D间的请求通路有3、2和3个网络节点，且端设备A与源设备B、C和D间的站间数目分别为1级站出、1级站出和2级站出，则端设备A向源设备B、C和D发出的Busy信号分别需要2、2和3拍才能有效送达。当端设备A中输入缓冲接近阈值时，会向源设备B、C、D同时发送Busy信号，源设备B、C、D接收到Busy信号后将不再发送请求。显然，端设备A发出Busy信号之后需要接收的来自源设备B、C和D的请求数分别为4、3和5，而由于各个网络节点采用无缓冲策略不存储请求，故端设备A中输入缓冲在发出Busy之后需要至少能够接收这12个请求，且必须维护请求中的写访问之间、写访问与读访问之间的数据相关性。

传统的端设备输入缓冲如图2、3所示，包括为多个请求通路1~T设置的多个子缓冲1~T，为了维护前后拍请求之间的数据相关性，各子缓冲共享同一套读、写指针1~T，请求写入或读出时均以行为单位进行统一控制，因此传统的端设备输入缓冲存在以下问题：

1）由于该输入缓冲中，请求写入或读出时是以行为单位进行统一控制，因此当请求写入时，若某个子缓冲对应的请求通路无请求，则该子缓冲虽然没有写入请求，但其写指针仍然向下移动，导致产生“气泡”现象，造成存储空间的浪费；

2）由于该输入缓冲中，子缓冲和请求通路是一一对应的，则每一个子缓冲的深度需要至少比Busy信号发出后该请求通路所能够发出的请求数目多，因此该类的端设备输入缓冲中每个子缓冲的深度是由Busy信号发出后，某个源设备已经发出和将要发出的总请求数的最大数目决定，会导致存储空间的浪费；

3）由于该输入缓冲中，只要存在子缓冲中请求接近阈值即产生Busy信号，如图3所示，则当某个源设备对应的子缓冲1中包含的未处理的请求接近阈值而其他子缓冲并未接近阈值时，端设备输入缓冲仍会产生Busy信号，这在源设备请求发送不均匀时会导致效率的降低。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种能够实现无缝隙存储请求的用于处理器端设备中的高效缓存方法及输入缓冲装置，具有实现方法简单、成本低廉、缓存效率与硬件利用率高、硬件开销小且功耗低的优点。

为解决上述技术问题，本发明提出的技术方案为：

一种用于处理器端设备中的高效缓存方法，步骤包括：

1）在端设备中依次设置多个相同结构的用于缓冲请求的子缓冲；