[发明专利]隧穿场效应晶体管及其制作方法

说明书

技术领域

本发明涉及场效应晶体管技术领域，特别涉及一种隧穿场效应晶体管及其制作方法。

背景技术

随着集成电路的发展，金属氧化物半导体场效应晶体管(英文：Metal Oxide Semiconductor field effect transistor；简称：MOSFET)的尺寸不断按照“摩尔定律”进行缩微，电路的动态功耗和静态功耗密度会增加，动态功耗和静态功耗可统称为功耗。为了降低互补金属氧化物半导体(英文：Complementary Metal Oxide Semiconductor；简称：CMOS)电路的功耗，可以降低MOSFET的驱动电压。降低MOSFET的驱动电压需要通过降低阈值电压来实现，但由于MOSFET亚阈值区开关特性受控于载流子扩散机制，其亚阈值摆幅的理论最小值为60mV/dec，即如果线性规律降低阈值电压60毫伏，关态电流会以指数规律增加一个数量级，从而导致CMOS电路的功耗增加。所以，需要引入一种基于新的开关态转换机制的、具有低功耗、低亚阈值摆幅等特性的器件来替代传统的MOSFET。

现有技术中，隧穿场效应晶体管(英文：Tunnel Field Effect Transistor；简称：TFET)是栅控反偏的P型掺杂-本征掺杂-N型掺杂结(简称：p-i-n结)的器件。通过栅控p-i-n结实现源端载流子与沟道载流子带带隧穿，控制器件开关态转换。在理论上，TFET可以实现低于60mV/dec的亚阈值摆幅，从而可以工作在较低的驱动电压中，进而可以降低静态功耗。TFET还具有在相同的阈值电压条件下能实现更低的关态电流，在相同的开态电流条件下具有更低的阈值电压等特点。电子空穴双层导电隧穿场效应晶体管(英文：Electron-Hole Bilayer-Tunnel Field Effect Transistor；简称：EHB-TFET)作为一种TFET，具有极低亚阈值摆幅、高驱动电流等特性。图1为EHB-TFET的结构示意图，图1中P型重掺杂区域01为源极区域，N型重掺杂区域02为漏极区域，中间区域为非掺杂区域或轻掺杂区域。沟道区域上表面03为顶栅(又称为控制栅)，沟道区域下表面04为底栅(又称为偏置栅)。顶栅与漏极区域的掺杂区域交叠，顶栅与源极区域的掺杂区域分离。底栅与源极区域的掺杂区域交叠，底栅与漏极区域的掺杂区域分离。具体的，通过该EHB-TFET控制器件开启的原理为：通过静电感应，顶栅加正向电压，该正向电压称为控制电压，沟道区域上表面感应出N型载流子；底栅加负向电压，该负向电压称为偏置电压，沟道区域下表面感应出P型载流子。当沟道区域上表面和沟道区域下表面的感应载流子的数量增加时，能带弯曲，当能带(即沟道区域上表面的导带底和沟道区域下表面的价带顶)发生交叠时，沟道中央会发生载流子带带隧穿；通过该EHB-TFET控制器件关闭的原理为：顶栅加0伏电压，沟道区域上表面不产生感应载流子，沟道区域关闭。

但是由于EHB-TFET的结构导致其沟道区域的面积受到限制，要求漏极区域和源极区域的掺杂区域相距较近，从而使得关态电流较大，而关态电流越大，静态功耗就越高，同时，该结构在工艺上较难实现，因此，通用性较低。

发明内容

为了解决EHB-TFET的通用性较低的问题，本发明提供了一种隧穿场效应晶体管及其制作方法。所述技术方案如下：

第一方面，提供了一种隧穿场效应晶体管，所述隧穿场效应晶体管包括：

两端分别设置有第一掺杂区域和第二掺杂区域的衬底；

所述衬底上形成有鱼鳍形凸起的沟道区域；

形成有所述沟道区域的衬底上形成有保护层；

形成有所述保护层的衬底上形成有侧墙形状的沟道刻蚀硬掩膜层结构；

形成有所述侧墙形状的沟道刻蚀硬掩膜层结构的衬底上形成有栅极绝缘介质层；

形成有所述栅极绝缘介质层的衬底上形成有第一栅极和第二栅极，且所述第一栅极和所述第二栅极分别位于所述沟道区域的两侧；

形成有所述第一栅极和所述第二栅极的衬底上形成有绝缘材料填充层；

所述第一掺杂区域与所述第二掺杂区域的掺杂区域间隔预设距离，所述预设距离大于所述沟道区域的宽度且小于所述衬底的长度。

结合第一方面，在第一种可实现方式中，所述沟道区域的轴截面呈梯形，所述梯形的上底长度小于所述梯形的下底长度。

结合第一方面，在第二种可实现方式中，

所述沟道区域的掺杂类型为本征掺杂或浅掺杂。

结合第二种可实现方式，在第三种可实现方式中，

所述隧穿场效应晶体管还包括：异质结，