[发明专利]具有晶体管的半导体元件的制法

说明书

本申请是申请号为201110212960.0，申请日为2011年7月26日，发明名称为“具有晶体管的半导体元件及其制法”的中国专利申请的分案申请。

技术领域

本发明涉及一种半导体元件的制法，尤其涉及一种具有晶体管的半导体元件的制法。

背景技术

近年来，半导体电子元件已经被广泛地应用在液晶显示器的像素(pixel)驱动、开关元件、或静态随机存取存储器(static random access memory，简称SRAM)的主动负载等电子产品中。

在液晶显示器的应用方面，为了符合液晶显示器在制造过程上的低温限制与大尺寸面积的需求，其集成电路驱动元件已经开始以顶闸极的多晶硅薄膜晶体管为其主要元件。

然而，为了进一步提升半导体本身的操作特性，现有技术有以下几种作法。

首先，如第6,229,177B1号美国专利与第6,380041B1号美国专利所示，此两专利皆是利用离子移植的方式来对水平结构的通道进行斜向(角度由0度至60度)掺杂，且不同种类的半导体(N型或P型)是使用不同的原子进行掺杂，但是掺杂的强度通常随着通道深度而减弱，又掺杂完后必须经过900℃至1050℃的快速热退火以增强掺杂的效果，所以此类制造过程要求在相当高的温度下进行，且所需的成本也较高。

再者，如2005年的应用物理学期刊(Applied Physics Letters)第87卷的“Control of threshold voltage in pentacene thin-film transistors using carrier doping at the charge-transfer interface with organic acceptors”所示，其在半导体的通道上直接盖一层受体层(acceptor layer)，并通过调控载子掺杂浓度，而改变元件特性(例如临界电压等)，但是如果结构为双层材料时，则可能会遇到互溶的问题，且如果调控的载子浓度没有控制好，则容易会遇到背面通道漏电的问题。

又，如2004年的应用物理学期刊(Applied Physics Letters)第84卷的“Enhancement-mode thin-film field-effect transistor using phosphorus-doped(Zn,Mg)O channel”所示，其在例如氧化锌(ZnO)的半导体中掺杂镁(Mg)以调控半导体的能隙大小，或者，在例如氧化锌(ZnO)的半导体中掺杂磷(P)以降低元件的电子浓度，但是此种方式难以调整到适当的比例，且不容易控制元件的漏电流。

此外，如2007年的应用物理学期刊(Applied Physics Letters)第90卷的“Improvements in the device characteristics of amorphous indium gallium zinc oxide thin-film transistors by Ar plasma treatment”所示，其利用氩气等离子来处理元件的源极与漏极，以降低元件的注入能障，并降低元件的电阻率，但是因为只有对元件电极的介面做处理，所以元件特性的提升有限。

因此，鉴于上述现有技术所存在的问题，如何有效且方便地改善电子元件的元件特性，特别是提高晶体管的载子移动率，以增进电子元件的效能，实已成为目前亟欲解决的课题。

发明内容

鉴于上述现有技术的缺失，本发明的主要目的在于揭露一种具有晶体管的半导体元件的制法，能大幅增进有效载子迁移率，并提升晶体管的操作特性。

本发明的具有晶体管的半导体元件的制法包括：提供一承载板；于该承载板上形成金属氧化物半导体层；于该金属氧化物半导体层上形成介电层，使该金属氧化物半导体层夹置于该承载板与介电层的间；于该介电层上形成图案化遮罩层，该图案化遮罩层构成微纳米级线宽的图案，以外露部分该介电层；移除未被该图案化遮罩层所覆盖的介电层，以形成介电层开孔，以使该金属氧化物半导体层外露于该介电层开孔；对外露的该金属氧化物半导体层进行表面处理，以使该金属氧化物半导体层的外露表面的载子浓度增加；以及于外露的该金属氧化物半导体层上形成源极金属层与漏极金属层。