[发明专利]保护超薄硅基板的结构和制备工艺有效
| 申请号： | 201510107918.0 | 申请日： | 2015-03-11 |
| 公开（公告）号： | CN104701192B | 公开（公告）日： | 2018-05-22 |
| 发明（设计）人： | 张文奇;上官东恺;薛恺 | 申请（专利权）人： | 华进半导体封装先导技术研发中心有限公司 |
| 主分类号： | H01L21/48 | 分类号： | H01L21/48;H01L21/768;H01L21/683;H01L21/56;H01L21/304;H01L23/31;H01L23/488;H01L23/538 |
| 代理公司： | 无锡市大为专利商标事务所(普通合伙) 32104 | 代理人： | 曹祖良;朱建均 |
| 地址： | 214135 江苏省无锡市新区*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 保护 超薄 硅基板 结构 制备 工艺 | ||
【权利要求书】：
1.一种保护超薄硅基板的结构的制备工艺，其特征在于，包括下述步骤：
S1，提供一硅基板(1)，在硅基板(1)的正面制作正面结构(2)，且在所述正面结构(2)中开用于后续步骤划片的划片槽(3)；
S2，提供一载片晶圆(4)，利用临时键合工艺将硅基板(1)正面与载片晶圆(4)进行键合，形成临时键合体；
S3，对硅基板(1)背面进行减薄；
S4，在硅基板(1)背面制作应力槽(6)，确保每个待划分的基板单元对应的硅基板(1)背面区域至少有一个应力槽(6)；
S5，在硅基板(1)背面对应于划片槽(3)的位置制作分割槽(7)；分割槽(7)的深度为减薄后的硅基板(1)厚度的20～80%；
S6，在硅基板(1)背面覆盖一层钝化保护层(8)；钝化保护层(8)的材料填充应力槽(6)和分割槽(7)；
S7,将临时键合体拆键合；
S8，利用硅基板(1)正面结构中的划片槽(3)和硅基板(1)中的分割槽(7)进行划片，将整块硅基板(1)分割为各个基板单元；
步骤S3中，具体采用机械研磨工艺进行硅基板(1)背面减薄；
步骤S4中，应力槽(6)采用湿法或干法刻蚀工艺制作；
步骤S5中，分割槽(7)采用干法刻蚀工艺制作；
步骤S6中，钝化保护层(8)采用旋涂工艺或喷涂工艺或液态塑封工艺覆盖在硅基板(1)背面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华进半导体封装先导技术研发中心有限公司，未经华进半导体封装先导技术研发中心有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510107918.0/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
