[发明专利]一种FPGA输出引脚复用电路、方法及设备

权利要求书

1.一种FPGA输出引脚复用电路，其特征在于，包括：FPGA、块输出单元和输出控制单元，所述块输出单元包括第一块输出模块和第二块输出模块，所述第一块输出模块和第二块输出模块连接于同一所述FPGA的输出引脚，所述输出控制单元分别与所述第一块输出模块和第二块输出模块电连接，用于控制所述第一块输出模块和第二块输出模块的输出以使引脚输出复用；

所述第一块输出模块和第二块输出模块均为三态门，其中，所述第一块输出模块或第二块输出模块的输入由不同always块控制，所述块输出单元为反相器，用于隔开所述第一块输出模块和第二块输出模块的使能脚，其中，第一always块通过所述第一块输出模块进行赋值，所述反相器直接关闭第二always块控制的第二块输出模块的使能脚，在所述第一块输出模块不需要赋值时，关闭所述第一块输出模块的使能脚，打开第二块输出模块的使能脚进行第二always块的赋值。

2.如权利要求1所述的一种FPGA输出引脚复用电路，其特征在于，所述第一块输出模块和第二块输出模块均为三态门，其中，所述第一块输出模块或第二块输出模块的输入由不同always块控制。

3.如权利要求1或2所述的一种FPGA输出引脚复用电路，其特征在于，所述块输出单元为反相器，用于隔开所述第一块输出模块和第二块输出模块的使能脚，其中，第一always块通过所述第一块输出模块进行赋值，所述反相器直接关闭第二always块控制的第二块输出模块的使能脚，在所述第一块输出模块不需要赋值时，关闭所述第一块输出模块的使能脚，打开第二块输出模块的使能脚进行第二always块的赋值。

4.一种FPGA输出引脚复用方法，其特征在于，包括：

第一always块通过第一块输出模块进行赋值时，输出控制单元直接关闭第二always块控制的第二块输出模块的使能脚；

所述第一块输出模块不需要赋值时，关闭所述第一块输出模块的使能脚，打开第二块输出模块的使能脚进行第二always块的赋值；

所述第一块输出模块和第二块输出模块均为三态门，其中，所述第一块输出模块或第二块输出模块的输入由不同always块控制，所述块输出单元为反相器，用于隔开所述第一块输出模块和第二块输出模块的使能脚，其中，第一always块通过所述第一块输出模块进行赋值，所述反相器直接关闭第二always块控制的第二块输出模块的使能脚，在所述第一块输出模块不需要赋值时，关闭所述第一块输出模块的使能脚，打开第二块输出模块的使能脚进行第二always块的赋值。

5.一种FPGA输出引脚复用设备，包括权利要求1所述的一种FPGA输出引脚复用电路，其特征在于，所述电路包括FPGA、块输出单元和输出控制单元，所述块输出单元包括第一块输出模块和第二块输出模块，所述第一块输出模块和第二块输出模块连接于同一所述FPGA的输出引脚，所述输出控制单元分别与所述第一块输出模块和第二块输出模块电连接，用于控制所述第一块输出模块和第二块输出模块的输出以使引脚输出复用；

所述第一块输出模块和第二块输出模块均为三态门，其中，所述第一块输出模块或第二块输出模块的输入由不同always块控制，所述块输出单元为反相器，用于隔开所述第一块输出模块和第二块输出模块的使能脚，其中，第一always块通过所述第一块输出模块进行赋值，所述反相器直接关闭第二always块控制的第二块输出模块的使能脚，在所述第一块输出模块不需要赋值时，关闭所述第一块输出模块的使能脚，打开第二块输出模块的使能脚进行第二always块的赋值。

6.如权利要求5所述的一种FPGA输出引脚复用设备，其特征在于，所述第一块输出模块和第二块输出模块均为三态门，其中，所述第一块输出模块或第二块输出模块的输入由不同always块控制。

7.如权利要求5或6所述的一种FPGA输出引脚复用设备，其特征在于，所述块输出单元为反相器，用于隔开所述第一块输出模块和第二块输出模块的使能脚，其中，第一always块通过所述第一块输出模块进行赋值，所述反相器直接关闭第二always块控制的第二块输出模块的使能脚，在所述第一块输出模块不需要赋值时，关闭所述第一块输出模块的使能脚，打开第二块输出模块的使能脚进行第二always块的赋值。