[发明专利]存储设备及其处理方法

说明书

相关申请的交叉引用

本申请基于并要求2014年7月1日提交的日本专利申请No.2014-135795的优先权，其全文以引用方式并入本文。

技术领域

在此描述的实施例一般涉及存储设备及其处理方法。

背景技术

一种类型的存储设备具有设备睡眠功能。设备睡眠功能是响应于来自主机的触发信号而进入低功耗状态(以下称为设备睡眠状态)的功能。在存储设备进入设备睡眠状态之前，存储在诸如DRAM或SRAM的易失性存储器中的数据被传送到诸如NAND闪存的非易失性存储器中，之后，切断对存储设备的电源供应。

然而，每当存储设备进入设备睡眠状态时，易失性存储器中的数据被传送到非易失性存储器中。由于每次都执行对非易失性存储器的写入，因此，非易失性存储器的性能变低。

发明内容

示例性实施例提供了可抑制非易失性半导体存储器的性能退化的存储设备及数据处理方法。

通常，根据一个实施例，一种存储设备包括非易失性存储器单元、易失性存储器单元、被配置为控制对非易失性存储器单元和易失性存储器单元的电源供应的电源控制单元、以及控制单元，控制单元被配置为控制电源单元以在第一操作期间切断对非易失性存储器单元和易失性存储器单元的电源供应，并控制电源单元以在不同于第一操作的第二操作期间切断对非易失性存储器单元的电源供应，并维持对易失性存储器单元的电源供应。

附图说明

图1是说明根据第一实施例的存储设备的一个实例的图；

图2是说明设备睡眠处理的顺序的序列图；

图3是示意性说明根据第二实施例的操作的流程图；

图4是说明根据第二实施例的设备睡眠处理的执行的流程图；

图5是说明在第一设备睡眠处理之前的处理的流程图；

图6是说明在第二设备睡眠处理之前的处理的流程图；

图7是说明从设备睡眠状态返回的返回操作的实例的流程图；

图8是说明根据第三实施例的设备睡眠处理的执行的流程图；

图9是示意性说明根据第四实施例的操作的流程图；

图10是说明根据第四实施例的设备睡眠处理的执行的流程图。

具体实施方式

在其内安装有硬盘设备和NAND闪存的所谓混合硬盘设备(以下称为混合驱动器)中，当混合驱动器进入设备睡眠状态时，为了减少功耗，切断对诸如静态RAM或同步DRAM(SDRAM)的易失性存储器的电源供应。在这种情况下，存储在易失性存储器的系统区域中的管理信息等被传送到诸如NAND闪存的非易失性存储器或硬盘，以用于备份。

为了缩短从设备睡眠状态返回的时间，需要在NAND闪存中而不是在硬盘设备中备份管理信息等。然而，如果频繁地执行设备睡眠操作，则对NAND闪存的写入是频繁的。其结果，在产品保证期内，NAND闪存的写入次数可能达到最大限度。因此，示例性实施例将抑制由于执行设备睡眠处理而引起的NAND闪存的性能退化。

以下将参考附图描述实施例。

第一实施例

混合驱动器的配置

图1说明根据第一实施例的存储设备即混合驱动器1的配置实例。混合驱动器1通常安装在电子装置上，诸如个人计算机、摄像机、音乐播放器、移动终端、移动电话、平板终端及打印机装置。

混合驱动器1包括诸如固态硬盘(SSD)的半导体驱动单元10和磁盘驱动单元20。

半导体驱动单元10

半导体驱动单元10包括NAND闪存(以下称为NAND存储器)和存储器控制器12。

NAND存储器11用作用于存储由主机设备51访问的数据的缓存器。因此，当混合驱动器1用作存储设备时，主机设备51可高速访问存储设备。NAND存储器11包括作为存储区域的存储单元阵列，其中设置有多个存储单元(未图示)。存储单元阵列包括多个块，并被划分为系统区域和缓存区域，其中块是数据擦除的单元。

根据来自主控制器27的访问命令(例如，写命令或读命令)，存储器控制器12控制对NAND存储器11的访问。存储器控制器12包括主机接口控制器(以下称为主机IF)121、存储器接口控制器(以下称为存储器IF)122、微处理器单元(MPU)123、只读存储器(ROM)124和随机存取存储器(RAM)125。