[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

栅极结构，位于衬底上，并且界面位于所述栅极结构和所述衬底之间；

凸起的源极/漏极区，邻近所述栅极结构，其中，所述凸起的源极/漏极区包括：

应力源层，向所述栅极结构下面的沟道区提供应变，其中，横向延伸进入所述沟道区内的所述应力源层的拐角形成外延尖端，所述应力源层包括：第一硅锗层，位于所述应力源层的底部处；第二硅锗层，位于所述第一硅锗层上，其中，所述第二硅锗层的锗浓度大于所述第一硅锗层的锗浓度；第三硅锗层，位于所述第二硅锗层上，其中，所述第三硅锗层的锗浓度大于所述第二硅锗层的锗浓度，其中，所述第一硅锗层、所述第二硅锗层和所述第三硅锗层各自包括梯度分布的锗浓度；以及

硅化物层，位于所述应力源层中，所述应力源层包围所述硅化物层，其中，所述硅化物层从所述凸起的源极/漏极区的顶面延伸至所述第二硅锗层中并且终止于所述界面下方的预定深度处，并且所述预定深度允许所述应力源层保持所述沟道区的所述应变。

2.根据权利要求1所述的半导体器件，其中，所述硅化物层的薄层电阻低于所述应力源层的薄层电阻。

3.根据权利要求1所述的半导体器件，还包括：

接触插塞，位于所述硅化物层上，其中，所述接触插塞的底部面积基本等于或小于所述硅化物层的顶部面积。

4.根据权利要求1所述的半导体器件，其中，所述凸起的源极/漏极区包括p型掺杂剂，并且所述预定深度在从0纳米至5纳米的范围内。

5.根据权利要求1所述的半导体器件，其中，所述硅化物层包括在从11纳米至15纳米的范围内的厚度。

6.根据权利要求1所述的半导体器件，其中，所述硅化物层包括硅化镍，并且所述应力源层包括硅锗。

7.根据权利要求1所述的半导体器件，其中，所述应力源层还包括：

硅覆盖层，位于所述第三硅锗层上方。

8.根据权利要求7所述的半导体器件，其中，所述第一硅锗层包括在从10％至40％的范围内的锗浓度，并且所述第二硅锗层包括在从25％至50％的范围内的锗浓度，并且所述第三硅锗层包括在从40％至65％的范围内的锗浓度。

9.一种半导体器件，包括：

栅极结构，位于衬底上，并且界面位于所述栅极结构和所述衬底之间；

凸起的源极/漏极区，邻近所述栅极结构，其中，所述凸起的源极/漏极区包括所选择的外延生长的材料以显示出向所述栅极结构下面的沟道区提供的拉伸应力或压缩应力，其中，横向延伸进入所述沟道区内的所述外延生长的材料的拐角形成外延尖端，所述凸起的源极/漏极区包括：

第一外延生长的掺杂层，位于所述外延生长的材料的底部处；

第二外延生长的掺杂层，位于所述第一外延生长的掺杂层上，所述第二外延生长的掺杂层的掺杂剂浓度高于所述第一外延生长的掺杂层的掺杂剂浓度；

第三外延生长的掺杂层，位于所述第二外延生长的掺杂层上，所述第三外延生长的掺杂层的掺杂剂浓度高于所述第二外延生长的掺杂层的掺杂剂浓度；以及

硅化物插塞，位于所述凸起的源极/漏极区中，所述外延生长的材料包围所述硅化物插塞，其中，所述硅化物插塞的最底部延伸至所述第二外延生长的掺杂层中并且终止于所述界面下方的预定深度处以扩大与所述凸起的源极/漏极区连接的接触面积，并且所述预定深度允许减小接触电阻并且保持所述沟道区的拉伸应力或压缩应力。

10.根据权利要求9所述的半导体器件，其中，所述硅化物插塞从所述凸起的源极/漏极区的顶面延伸并且包括由所述凸起的源极/漏极区包围的袋状轮廓。

11.根据权利要求9所述的半导体器件，其中，所述凸起的源极/漏极区包括n型掺杂剂，并且所述预定深度在从5纳米至11纳米的范围内。