[发明专利]用于执行多个乘法操作的方法和装置

权利要求书

1.一种处理器，包括：

指令取出单元，所述指令取出单元用于从存储器子系统中取出双乘法指令，所述双乘法指令具有三个源操作数值；

解码单元，所述解码单元用于解码所述双乘法指令以生成至少一个uop；以及

执行单元，所述执行单元用于第一次执行所述uop以将所述三个源操作数值中的第一和第二操作数值相乘，从而生成第一中间结果，并且第二次执行所述uop以将所述中间结果与所述三个源操作数中的第三操作数值相乘，从而生成最终结果。

2.如权利要求1所述的处理器，其特征在于，所述执行单元包括用于在第二次执行所述uop之前延迟所述uop的延迟缓冲器。

3.如权利要求2所述的处理器，其特征在于，所述执行单元进一步包括：

预留站，所述预留站用于调度所述双乘法指令以供至少一个功能单元执行，其中，将所述uop从所述预留站传送到第一功能单元，并且在功能单元执行之前向所述延迟缓冲器提供所述uop。

4.如权利要求3所述的处理器，其特征在于，所述功能单元包括融合的乘法和加法功能单元。

5.如权利要求3所述的处理器，其特征在于，当所述第一功能单元已完成所述uop的第一执行并已生成所述中间结果时，进一步将所述uop从所述延迟缓冲器传送到第二功能单元，所述第二功能单元将所述中间结果乘以所述三个源操作数值中的第三源操作数值以生成所述最终结果。

6.如权利要求5所述的处理器，其特征在于，当依次执行了来自单条双乘法指令的单个uop两次时，生成了所述最终结果。

7.如权利要求1所述的处理器，其特征在于，所述双乘法指令的所述第一、第二和第三源操作数是浮点值。

8.如权利要求7所述的处理器，其特征在于，所述浮点值包括单精度浮点值或双精度浮点值。

9.如权利要求1所述的处理器，其特征在于，所述双乘法指令包括用于指示所述第一源操作数、第二源操作数和第三源操作数中的每一个的符号的立即数值。

10.如权利要求9所述的处理器，其特征在于，所述立即数值包括三位的值，其中每一位的值指示所述第一源操作数、第二源操作数和第三源操作数的符号。

11.如权利要求3所述的处理器，其特征在于，所述预留站包括：用于在第一执行端口上调度所述uop的第一执行的第一预留站分区以及用于在第二执行端口上调度所述uop的第二执行的第二预留站分区。

12.一种方法，包括：

从存储器子系统中取出双乘法指令，所述双乘法指令具有三个源操作数值；

解码所述双乘法指令以生成至少一个uop；以及

第一次执行所述uop以将所述三个源操作数值中的第一和第二操作数值相乘，从而生成第一中间结果，并且第二次执行所述uop以将所述中间结果与所述三个源操作数中的第三操作数值相乘，从而生成最终结果。

13.如权利要求12所述的方法，其特征在于，进一步包括，在第二次执行所述uop之前在延迟缓冲器中延迟所述uop。

14.如权利要求13所述的方法，其特征在于，进一步包括：

调度所述双乘法指令以供至少一个功能单元执行，其中，将所述uop传送到第一功能单元，并且在功能单元执行之前向所述延迟缓冲器提供所述uop。

15.如权利要求14所述的方法，其特征在于，所述功能单元包括融合的乘法和加法功能单元。

16.如权利要求14所述的方法，其特征在于，当所述第一功能单元已完成所述uop的第一执行并已生成所述中间结果时，进一步将所述uop从所述延迟缓冲器传送到第二功能单元，所述第二功能单元将所述中间结果乘以所述三个源操作数值中的第三源操作数值以生成所述最终结果。

17.如权利要求16所述的方法，其特征在于，当依次执行了来自单条双乘法指令的单个uop两次时，生成了所述最终结果。

18.如权利要求12所述的方法，其特征在于，所述双乘法指令的所述第一、第二和第三源操作数是浮点值。

19.如权利要求18所述的方法，其特征在于，所述浮点值包括单精度浮点值或双精度浮点值。