[发明专利]可重配置发射机

说明书

本发明描述了一种可重配置发射机，所述可重配置发射机包括：第一焊盘；第二焊盘；第一单端驱动器，所述第一单端驱动器耦合到所述第一焊盘；第二单端驱动器，所述第二单端驱动器耦合到所述第二焊盘；差分驱动器，所述差分驱动器耦合到所述第一焊盘和所述第二焊盘；以及逻辑单元，所述逻辑单元用以启用所述第一单端驱动器和所述第二单端驱动器，或用以启用所述差分驱动器。

背景技术

现今的高速数字系统中存在范围广泛的存储器配置，以便满足特定平台的带宽、功率、容量、以及成本约束。例如，期望基于DDR4(双倍数据速率IV)和GDDR5(图形双倍数据速率V)的收发机满足服务器、客户端、制图、以及移动平台的需要。I/O(输入-输出)接口可以需要另外的面积和电路，以便结合单向数据传输来支持双向数据传输。

例如，当前DDR I/O驱动器主要被实现为具有无源线性化电阻器的单向推/拉器件。由于无源电阻器变化和低电阻密度，所述无源线性化电阻器增加了DDR I/O驱动器的显著面积(significant area)、焊盘电容、以及金属布线复杂度。电压模式驱动器的电源调节依赖于一定量的管芯上去耦合电容器。这也占用显著面积。使用相同I/O驱动器支持包括单向I/O接口和双向I/O接口的各个I/O标准可以导致大且复杂的设计。

附图说明

根据以下给出的具体实施方式并且根据本公开内容的各个实施例的附图将更充分地理解本公开内容的实施例，然而，附图不应将本公开内容限于具体实施例，而仅用于解释和理解。

图1示出了根据本公开内容的一个实施例的使用双模收发机的计算系统。

图2示出了根据本公开内容的一个实施例的双模收发机的框级架构。

图3示出了根据本公开内容的一个实施例的双模收发机的电路级架构。

图4示出了根据本公开内容的一个实施例的具有发射机2-抽头均衡控制和电流补偿的双模收发机的电路级架构。

图5A示出了根据本公开内容的一个实施例的具有DC耦合的差分驱动器配置的发射机和接收机模式。

图5B示出了根据本公开内容的一个实施例的具有AC耦合的差分驱动器配置的发射机和接收机模式。

图6是根据本公开内容的一个实施例的具有双模收发机的智能设备或计算机系统或SoC(片上系统)。

具体实施方式

一些实施例描述了满足许多存储器接口(诸如DDR4、GDDR5、以及高速差分信号传输接口)的信号传输规范的双模收发机。在这里，双模指能够以单端大摆幅电压模式信号传输和差分低摆幅电压模式信号传输来操作的收发机。由于在通道损失、I/O电路架构、功率消耗要求以及系统级应用方面的各种的电信号传输特性，所述单端大摆幅信号传输适合于当前DDR4和GDDR5规范(下文被称为DDR模式)。对于在高速操作(例如，16Gb/s高速数据链路)时，所述差分低摆幅信号传输可以是更节能的。所述高速模式在下文被称为HSD模式。

在将来，具有高速串行I/O增强的差分信号传输将可能针对后DDR4和将来经缓冲的存储器解决方案继续I/O性能缩放。可满足所有这些存储器标准的信号传输要求的统一的存储器接口提供数个益处：降低的成本和设计时间、较大平台设计灵活性、以及从DDR4/GDDR5到高速差分存储器接口的更平滑转变。总体上，趋势是具有统一的收发机设计，以便支持若干存储器规范、遗留兼容性、以及性能可缩放性。

为了达到这些目的，I/O设计者必须克服数个信号传输规范中的显著差异、简化高电压容差技术并且使面积和由于可重配置性而引起的通道损失开销最小化。面积开销对于支持不同发射机输出摆幅、不同通道均衡、以及双向数据传输能力可能是显著的。当前，DDR驱动器主要由具有无源线性化电阻器的推/拉器件来实现。由于其高工艺变化和低电阻面积密度的性质，无源电阻器实施方式增加了硅面积、焊盘电容以及金属布线复杂度。同样，低摆幅高速电压模式驱动器可以需要一定量的管芯上去耦合电容器，以用于电源调节。