[发明专利]PROFIBUS总线智能诊断记录仪及方法

权利要求书

1.PROFIBUS总线智能诊断记录仪，其特征在于：包括外部接线接口(E1)、电源模块(E2)、以太网接口模块(E3)、485收发模块(E4)、微处理器(E5)、FLASH存储器(E6)、系统内存(E7)以及板级总线；所述板级总线包括26条地址总线A0～A25、16条数据总线D0～D15以及两条地线GND和485GND；

所述外部接线接口(E1)包括+5V电源接线柱，地线GND接线柱,485+接线柱和485-接线柱，485+接线柱和485-接线柱提供外部485输入信号的接线接口；

所述电源模块(E2)通过外部接线接口(E1)引入外部+5V直流电源，并向以太网接口模块(E3)、485收发模块(E4)、微处理器(E5)、FLASH存储器(E6)和系统内存(E7)提供+5V,+3.3V电源输出，以太网接口模块(E3)、485收发模块(E4)、微处理器(E5)、FLASH存储器(E6)、系统内存(E7)根据本模块电源要求选择接入的供电电压；

所述以太网接口模块(E3)采用DMA9000，其管脚SD0～SD15依次接入板级总线的数据总线D0～D15，管脚RESET连接微处理器(E5)管脚120，管脚CMD连接微处理器(E5)管脚135，管脚INT连接微处理器(E5)管脚69；

所述485收发模块(E4)包括三个高速光耦隔离器HCPL0600和型号为SN75LBC184P的485总线收发器(U38)，所述三个高速光耦隔离器HCPL0600分别为第一高速光耦隔离器HCPL0600(H3)、第二高速光耦隔离器HCPL0600(H4)和第三高速光耦隔离器HCPL0600(H5)，其中第一高速光耦隔离器HCPL0600(H3)的管脚6连接微处理器(E5)的管脚103，第二高速光耦隔离器HCPL0600(H4)的管脚3连接微处理器(E5)的管脚102，第三高速光耦隔离器HCPL0600(H5)的管脚3连接微处理器(E5)的管脚104，第一高速光耦隔离器HCPL0600(H3)的管脚3连接U38的R，第二高速光耦隔离器HCPL0600(H4)的管脚6连接U38的管脚D，第三高速光耦隔离器HCPL0600(H5)的管脚6连接485总线收发器(U38)的管脚RE和DE，485总线收发器(U38)的管脚A和B为连接外部485总线的A线和B线；

所述微处理器(E5)采用AT91RM9200，其管脚D0～D15依次接入板级总线的数据总线D0～D15,管脚A0～A22依次接入地址总线A0～A22；

所述FLASH存储器(E6)采用第一片E28F128J3A-150(U9)和第二片E28F128J3A-150(U10)并用的方式，每片容量为16M×16，微处理器(E5)的管脚166作为FLASH片选信号FLASH_NCS0,接入38译码器(U11)的管脚/G2A，微处理器(E5)的地址线A25接入38译码器(U11)的管脚A,38译码器(U11)的管脚/Y0连接第一片E28F128J3A-150(U9)的CE0，38译码器(U11)的管脚/Y1连接第二片E28F128J3A-150(U10)的管脚CE0，第一片E28F128J3A-150(U9)和第二片E28F128J3A-150(U10)管脚D0～D15依次接入数据总线D0～D15,管脚A0～A24依次接入地址总线A0～A24；

所述系统内存(E7)采用同步动态随机存储器MT48LC8M16A2，其管脚CKE连接微处理器(E5)的管脚175，管脚CLK连接微处理器(E5)管脚174，管脚/CS连接微处理器(E5)管脚167,管脚/WE连接微处理器(E5)管脚178，管脚/CAS连接微处理器(E5)管脚177，管脚/RAS连接微处理器(E5)管脚176，管脚DQ0～DQ15依次接入数据总线D0～D15,管脚A0～A11依次接入地址总线A0～A11。

2.权利要求1所述PROFIBUS总线智能诊断记录仪的智能诊断方法，其特征在于：

第一片E28F128J3A-150(U9)作为文件存储器，存储运行过程中的数据和日志，第二片E28F128J3A-150(U10)作为指令存储器，存储运行指令；上电后，指令从第二片E28F128J3A-150(U10)提取到系统内存(E7)中执行；

第一片E28F128J3A-150(U9)和第二片E28F128J3A-150(U10)的片选，当微处理器(E5)的166管脚输出为0，地址线A25为0，NCS0_L有效，微处理器(E5)的166管脚为0，A25等于1，NCS0_H有效，即当38译码器(U11)的输入CBA＝000时，输出为Y0＝NCS0_L，此时选通第二片E28F128J3A-150(U10)；当38译码器(U11)的输入CBA＝001时，输出为Y1＝NCS0_H，此时选通第一片E28F128J3A-150(U9)；

通过以太网接口模块(E3)等待接收工程中的配置参数集，配置参数集经过以太网接口模块(E3)发送到微处理器(E5),微处理器(E5)将配置参数集存储在FLASH存储器(E6)和系统内存(E7)中；

正常运行后，微处理器(E5)使能485收发模块(E4)为侦听485总线数据帧状态，当外部PROFIBUS总线通过外部接线接口(E1)接入后，微处理器(E5)自动通过485收发模块(E4)侦听该PROFIBUS总线的通信数据，当有数据帧到达后，485收发模块(E4)通过中断方式通知微处理器(E5)，微处理器(E5)主动读取485收发模块(E4)中接收到的数据帧，微处理器(E5)将数据帧读完后，分别将数据帧存储到FLASH存储器(E6)和系统内存(E7)中，同时将数据帧通过以太网接口模块(E3)发送到以太网；

微处理器(E5)会实时对接入到外部接线接口(E1)的PROFIBUS总线的数据帧收发、数据帧源地址和目的地址进行分析，以获取该PROFIBUS总线上设备的活动状态和接入信息；分析过程，微处理器(E5)主动在系统内存(E7)中创建设备链表，设备链表包含127个位置，分别记录总线上的设备地址以及该地址的设备是否处于正常通信、设备的地址，是否获得令牌；如果在一个令牌轮转周期内某设备获得令牌，并将令牌传递，那么就将该设备设置为活动状态，如果两项两个周期没有令牌轮状改地址的设备，那么就将设备链表中对应位置的设备设置为离线状态；

微处理器(E5)主动在系统内存(E7)中建立6个数据帧队列，队列名称分别为SC、SD1、SD2、SD3、SD4和ERR，6个数据帧队列分别记录经过处理和归类后的数据帧；微处理器(E5)对每个接收到的数据帧，首先读取数据帧的首字节，根据首字节的内容对报文进行归类；

如果首字节值为E5H，并且数据帧的长度为1个字节，那么数据帧存储到队列SC中，如果数据帧的长度不为1，那么数据帧记录到ERR队列中；

如果首字节值为DCH，并且数据帧的长度为3个字节，第二个字节为目的地址DA，第三个地接为源地址SA，DA和SA范围在0到127之间，将数据帧记录到队列SD4中，如果超出这个地址范围，那么数据帧为错误帧，记录到ERR队列中；

如果首字节为10H，数据帧长度为6，尾字节为16H,第二个字节为目的地址字节DA为0到127，第三个字节为源地址字节SA为0到127，第四个字节为数据帧控制字节，第五个字节为数据帧校验字节FCS，满足以上条件，将数据帧记录到SD1队列中，否则将数据帧记录到ERR队列中；

如果首字节为68H,第二个字节为数据长度4到249，第三个字节对第二字节数据长度进行确认，第四个字节为目的地址字节DA从0到127，第五个字节为源地址字节SA从0到127，第六个字节为数据帧控制字节，接下来时变长数据区和一个字节的检验字节，对数据区的长度进行校验大于1小于246,满足上述所有条件将数据帧记录到SD2队列，否则将数据帧记录到ERR队列；

如果首字节为A2H，尾字节为16H,数据帧长度为14，第二个字节为目的地址字节DA从0到127，第三个字节为源地址字节SA从0到127，第四个字节为数据帧控制字节，接下来时8个字节的数据区和一个字节的检验字节，满足以上条件则将数据帧记录到SD3队列，否则将数据帧记录到ERR队列；

微处理器(E5)在系统内存(E7)中创建日志队列LOG，微处理器(E5)每收到一个数据帧的同时主动生成一条日志，每条日志的内容包括：数据帧接收时间、数据帧分析结果、数据帧类型和数据帧的数据内容，生成的日志通过太网接口模块(E3)发送到以太网的同时，写入到FLASH存储器(E6)的第一片E28F128J3A-150(U9)文件存储器中。