[发明专利]一种两步转换逐次逼近型模数转换电路结构

说明书

技术领域

本发明属于集成电路技术领域，涉及一种两步转换逐次逼近型模数转换电路结构。

背景技术

随着工艺尺寸的进步，SAR ADC的优势越来越凸显出来。因为SAR ADC结构中不含有功耗消耗大的运算放大器电路，主要模块为开关、电容阵列(DAC)、比较器和数字控制逻辑。得益于SAR ADC内主要为数字模块(比较器和DAC阵列除外)，当工艺进步时，SAR ADC的性能不但不会像其他结构ADC显著下降，反而功耗和速度方面有很大的改善。当工艺下降到90纳米以下时，SAR ADC的采样频率可以做到100M以上，同时功耗为1mW上下。可以预见的是，随着工艺的不断改进以及电源电压的降低，SAR ADC的应用将越来越广泛。台湾成功大学张顺志教授的团队在SAR ADC领域成绩斐然，他们首先提出了基于上级板采样的单调切换技术，先后设计出了10位50M和100M、200M采样率的SAR ADC，功耗在2mW以内(L.Chun-Cheng,C.Soon-Jyh,H.Guan-Ying,and L.Ying-Zu,“A 10-bit 50-MS/s SAR ADC with a monotonic capacitor switching procedure,”IEEE J.Solid-State Circuits,vol.45,no.4,pp.731–740,Apr.2010.)；今后，随着工艺的不断发展，SAR ADC在低功耗设计和高采样频率设计方向上将取得更大的发展，同时，高速低功耗的SAR ADC也将成为新的研究方向。

发明内容

本发明的目的在于克服上述现有技术的缺点，提供了一种两步转换逐次逼近型模数转换电路结构，该结构中DAC电容阵列的功耗低、建立时间短。

为达到上述目的，本发明所述的两步转换逐次逼近型模数转换电路结构包括Vip差分信号输入端、Vin差分信号输入端、第一动态比较器、第二动态比较器、M位的DAC电容阵列、M+N位的DAC电容阵列、第一延时电路、第二延时电路、高电平、低电平、控制器、第一数字控制电路、第二数字控制电路、2M个第一开关、2M个第二开关及2N个第三开关；

M位DAC电容阵列中的各电容与高电平及低电平均第一开关相连接；M+N位的DAC电容阵列中高M位DAC电容阵列的各电容与高电平及低电平均通过第二开关相连接，M+N位的DAC电容阵列中低N位DAC电容阵列的各电容与高电平及低电平均通过第三开关相连接；

第一动态比较器的两个输入端分别与Vip差分信号输入端及Vin差分信号输入端相连接，第一动态比较器的输出端与第一延时电路的输入端相连接，第一延时电路的输出端与第一动态比较器的控制端及第一数字控制电路的输入端相连接，第一数字控制电路的输出端与各第一开关的控制端相连接；

第二动态比较器的两个输入端分别与Vip差分信号输入端及Vin差分信号输入端相连接，第二动态比较器的输出端与第二延时电路的输入端相连接，第二延时电路的输出端与第二动态比较器的控制端及第二数字控制电路的输入端相连接，第二数字控制电路的输出端与各第三开关的控制端相连接，M位的DAC电容阵列的输出端与控制器的输入端相连接，控制器的输出端与各第二开关的控制端相连接。

还包括第一自举开关及第二自举开关，第一动态比较器的两个输入端与Vip差分信号输入端及Vin差分信号输入端分别通过第一自举开关及第二自举开关相连接。

还包括第三自举开关及第四自举开关，第二动态比较器的两个输入端与Vip差分信号输入端及Vin差分信号输入端分别通过第三自举开关及第四自举开关相连接。

所述第一数字控制电路为M位粗比较SAR ADC数据控制电路。

本发明具有以下有益效果：

本发明所述的两步转换逐次逼近型模数转换电路结构在工作时，先通过第一动态比较器得到M位DAC电容阵列的比较结果，然后将所述M位DAC电容阵列的比较结果通过控制器控制第二开关赋值到M+N位的DAC电容阵列中的高M位DAC电容阵列中，然后再通过第二动态比较器完成M+N位DAC电容阵列中低N位DAC电容阵列的比较，从而省去了M+N位DAC电容阵列中高M位DAC电容阵列的功耗及建立时间，提高DAC电容阵列的采样频率，降低整个DAC电容阵列的功耗及建立时间，在相同工艺条件下，可以节省一半以上的功耗，同时提高一倍以上的采样频率。

附图说明

图1为本发明的结构示意图。