[发明专利]一种CPU互联扩展系统的网络接口互联设计与控制系统

权利要求书

1.一种CPU互联扩展系统的网络接口互联设计与控制系统，其特征在于：按照网络层次划分，将CPU互联扩展系统通过各自板上带有网络接口从上到下分为4个层次，分别为应用层、协议层、链路层和物理层；所述应用层，对CACHE一致性处理模块、CACHE非一致性处理模块收发报文进行分类处理后交由协议层处理；所述协议层包含了N个路由表模块、发送请求仲裁器模块，将应用层收发的报文填充或剔除路由场信息；所述链路层，根据内部报文有M个不同的消息类型设置M个不同的虚信道，同时完成M个虚信道到T路高速serdes的映射；所述物理层，用于实现serdes的初始化及基础编码操作；

所述应用层具体包括CACHE一致性报文提交模块、CACHE非一致性报文提交模块、应用层信用处理模块、错误检查模块、CACHE一致性报文发送模块、CACHE非一致性报文发送模块和消息报文封装模块；

所述CACHE一致性报文提交模块：将经过应用层信用处理模块、错误检查模块处理后的来自所述协议层的CACHE一致性报文存储到一个深度为128、宽度为256的FIFO内，根据CACHE一致性处理模块处理的需求提交与处理；

所述CACHE非一致性报文提交模块：将经过应用层信用处理模块、错误检查模块处理后的来自所述协议层的CACHE非一致性报文存储到一个深度为128、宽度为128的FIFO内，根据CACHE一致性处理模块处理的需求提交与处理；

所述应用层信用处理模块：从协议层接收到的网络报文根据其报文头中信息来区分是CACHE一致性报文、CACHE非一致性报文或者容错指令报文，并将其分别提交给所述CACHE一致性报文提交模块、所述CACHE非一致性报文提交模块和所述错误检查模块；

所述CACHE一致性报文发送模块：接收CACHE一致性处理模块输出的CACHE一致性报文，并将CACHE一致性报文存储到一个深度为128、宽度为256的FIFO内，根据所述报文封装模块的需求提交与其处理；

所述CACHE非一致性报文发送模块：接收CACHE一致性处理模块输出的CACHE非一致性报文，并将CACHE非一致性报文存储到一个深度为128、宽度为128的FIFO内，根据所述报文封装模块的需求提交与其处理；

所述消息报文封装模块，根据报文类型的不同封装到不同的报文头信息。

2.根据权利要求1所述的CPU互联扩展系统的网络接口互联设计与控制系统，其特征在于：所述报文类型包括6六大类，其中HOME报文包括请求报文和监听应答报文、SNP报文代表监听报文、NDR报文代表请求、应答、读写操作完成报文、DRS报文代表携带数据报文、NCB代表不带数据的写报文、NCS不带数据的读报文；

所述消息报文类型的报文头封装信息分别为128位的寄存器，其低6位，即：6’b000001代表HOME报文，6’b000010代表SNP报文，6’b000100代表NDR报文，6’b001000代表DRS报文，6’b010000代表NCB报文，6’b100000代表NCS报文，此消息报文头信息和网络报文头信息合并在一起组成整的报文头信息。

3.根据权利要求1或2所述的CPU互联扩展系统的网络接口互联设计与控制系统，其特征在于：所述应用层信用处理模块从协议层接收到的网络报文头信息为128位宽度的寄存器，其低3位，分别是3’b001代表CACHE一致性报文、3’b010代表CACHE非一致性报文、3’b100代表容错指令报文；

所述错误检查模块：若接收到所述应用层信用处理模块提交的信号，所述错误检查模块直接提交错误信息，并修改128位的网络报文头信息的4到6位为3’b111，同时添加报文封装格式传递给协议层处理。

4.根据权利要求1所述的CPU互联扩展系统的网络接口互联设计与控制系统，其特征在于：所述协议层具体包括路由表访问控制逻辑模块和发送请求仲裁器模块；

所述路由表访问控制逻辑模块：将路由查找结果放入消息报文头的8到64位区域，需要在组织消息报文的时搭载返回给远端链路，同时对发送到自身的报文进行错误处理、必要时丢包、处理链路等待超时；

所述发送请求仲裁器模块由一组状态机组成，根据路由表访问控制逻辑模块得到的路由信息和消息报文类型及错误检查模块传递的错误信息来调度仲裁报文流向T路高速serdes的映射其中之一。